Lines Matching refs:vip
44 #define vip volatile int *
114 stat0 = *(vip)CIA_IOC_CIA_ERR;
115 *(vip)CIA_IOC_CIA_ERR = stat0;
117 *(vip)CIA_IOC_CIA_ERR; /* re-read to force write */
121 cia_cfg = *(vip)CIA_IOC_CFG;
122 *(vip)CIA_IOC_CFG = (cia_cfg & ~3) | 1;
124 *(vip)CIA_IOC_CFG;
134 value = *(vip)addr;
147 *(vip)CIA_IOC_CFG = cia_cfg;
149 *(vip)CIA_IOC_CFG;
168 stat0 = *(vip)CIA_IOC_CIA_ERR;
169 *(vip)CIA_IOC_CIA_ERR = stat0;
171 *(vip)CIA_IOC_CIA_ERR; /* re-read to force write */
175 cia_cfg = *(vip)CIA_IOC_CFG;
176 *(vip)CIA_IOC_CFG = (cia_cfg & ~3) | 1;
178 *(vip)CIA_IOC_CFG;
188 *(vip)addr = value;
190 *(vip)addr; /* read back to force the write */
197 *(vip)CIA_IOC_CFG = cia_cfg;
199 *(vip)CIA_IOC_CFG;
259 *(vip)CIA_IOC_PCI_TBIA = 3; /* Flush all locked and unlocked. */
261 *(vip)CIA_IOC_PCI_TBIA;
291 ctrl = *(vip)CIA_IOC_CIA_CTRL;
292 *(vip)CIA_IOC_CIA_CTRL = ctrl | CIA_CTRL_PCI_LOOP_EN;
294 *(vip)CIA_IOC_CIA_CTRL;
320 *(vip)CIA_IOC_CIA_CTRL = ctrl;
322 *(vip)CIA_IOC_CIA_CTRL;
339 *(vip)CIA_IOC_PCI_Wn_BASE(window) = CIA_BROKEN_TBIA_BASE | 3;
340 *(vip)CIA_IOC_PCI_Wn_MASK(window)
342 *(vip)CIA_IOC_PCI_Tn_BASE(window) = virt_to_phys(ppte) >> 2;
363 ctrl = *(vip)CIA_IOC_CIA_CTRL;
364 *(vip)CIA_IOC_CIA_CTRL = ctrl | CIA_CTRL_PCI_LOOP_EN;
366 *(vip)CIA_IOC_CIA_CTRL;
375 *(vip)CIA_IOC_TB_TAGn(0) = tag0;
376 *(vip)CIA_IOC_TB_TAGn(1) = 0;
377 *(vip)CIA_IOC_TB_TAGn(2) = 0;
378 *(vip)CIA_IOC_TB_TAGn(3) = 0;
379 *(vip)CIA_IOC_TB_TAGn(4) = 0;
380 *(vip)CIA_IOC_TB_TAGn(5) = 0;
381 *(vip)CIA_IOC_TB_TAGn(6) = 0;
382 *(vip)CIA_IOC_TB_TAGn(7) = 0;
383 *(vip)CIA_IOC_TBn_PAGEm(0,0) = pte0;
384 *(vip)CIA_IOC_TBn_PAGEm(0,1) = 0;
385 *(vip)CIA_IOC_TBn_PAGEm(0,2) = 0;
386 *(vip)CIA_IOC_TBn_PAGEm(0,3) = 0;
400 temp = *(vip)CIA_IOC_TB_TAGn(0);
406 temp = *(vip)CIA_IOC_TB_TAGn(1);
412 temp = *(vip)CIA_IOC_TBn_PAGEm(0,0);
446 temp = *(vip)CIA_IOC_TB_TAGn(0);
526 *(vip)CIA_IOC_TB_TAGn(0) = 2;
527 *(vip)CIA_IOC_TB_TAGn(1) = 2;
528 *(vip)CIA_IOC_TB_TAGn(2) = 2;
529 *(vip)CIA_IOC_TB_TAGn(3) = 2;
541 *(vip)CIA_IOC_CIA_CTRL = ctrl;
543 *(vip)CIA_IOC_CIA_CTRL;
549 *(vip)CIA_IOC_PCI_W0_BASE = 0;
550 *(vip)CIA_IOC_PCI_W1_BASE = 0;
580 saved_config.err_mask = *(vip)CIA_IOC_ERR_MASK;
581 saved_config.cia_ctrl = *(vip)CIA_IOC_CIA_CTRL;
582 saved_config.hae_mem = *(vip)CIA_IOC_HAE_MEM;
583 saved_config.hae_io = *(vip)CIA_IOC_HAE_IO;
584 saved_config.pci_dac_offset = *(vip)CIA_IOC_PCI_W_DAC;
587 saved_config.cia_cnfg = *(vip)CIA_IOC_CIA_CNFG;
593 saved_config.window[i].w_base = *(vip)CIA_IOC_PCI_Wn_BASE(i);
594 saved_config.window[i].w_mask = *(vip)CIA_IOC_PCI_Wn_MASK(i);
595 saved_config.window[i].t_base = *(vip)CIA_IOC_PCI_Tn_BASE(i);
606 *(vip)CIA_IOC_PCI_Wn_BASE(i) = saved_config.window[i].w_base;
607 *(vip)CIA_IOC_PCI_Wn_MASK(i) = saved_config.window[i].w_mask;
608 *(vip)CIA_IOC_PCI_Tn_BASE(i) = saved_config.window[i].t_base;
611 *(vip)CIA_IOC_HAE_MEM = saved_config.hae_mem;
612 *(vip)CIA_IOC_HAE_IO = saved_config.hae_io;
613 *(vip)CIA_IOC_PCI_W_DAC = saved_config.pci_dac_offset;
614 *(vip)CIA_IOC_ERR_MASK = saved_config.err_mask;
615 *(vip)CIA_IOC_CIA_CTRL = saved_config.cia_ctrl;
618 *(vip)CIA_IOC_CIA_CNFG = saved_config.cia_cnfg;
635 cia_rev = *(vip)CIA_IOC_CIA_REV & CIA_REV_MASK;
643 temp = *(vip)CIA_IOC_ERR_MASK;
646 *(vip)CIA_IOC_ERR_MASK = temp;
649 temp = *(vip)CIA_IOC_CIA_ERR;
650 *(vip)CIA_IOC_CIA_ERR = temp;
653 temp = *(vip)CIA_IOC_CIA_CTRL;
655 *(vip)CIA_IOC_CIA_CTRL = temp;
660 *(vip)CIA_IOC_CFG = 0;
663 *(vip)CIA_IOC_HAE_MEM = 0;
664 *(vip)CIA_IOC_HAE_IO = 0;
670 temp = *(vip)CIA_IOC_CIA_CNFG;
672 *(vip)CIA_IOC_CIA_CNFG = temp;
677 *(vip)CIA_IOC_CIA_REV;
731 *(vip)CIA_IOC_PCI_W0_BASE = hose->sg_isa->dma_base | 3;
732 *(vip)CIA_IOC_PCI_W0_MASK = (hose->sg_isa->size - 1) & 0xfff00000;
733 *(vip)CIA_IOC_PCI_T0_BASE = virt_to_phys(hose->sg_isa->ptes) >> 2;
735 *(vip)CIA_IOC_PCI_W2_BASE = __direct_map_base | 1;
736 *(vip)CIA_IOC_PCI_W2_MASK = (__direct_map_size - 1) & 0xfff00000;
737 *(vip)CIA_IOC_PCI_T2_BASE = 0 >> 2;
742 *(vip)CIA_IOC_PCI_W3_BASE = 0;
744 *(vip)CIA_IOC_PCI_W1_BASE = 0;
747 *(vip)CIA_IOC_PCI_W3_BASE = 0;
749 *(vip)CIA_IOC_PCI_W3_BASE = 0x00000000 | 1 | 8;
750 *(vip)CIA_IOC_PCI_W3_MASK = 0xfff00000;
751 *(vip)CIA_IOC_PCI_T3_BASE = 0 >> 2;
754 *(vip)CIA_IOC_PCI_W_DAC = alpha_mv.pci_dac_offset >> 32;
811 jd = *(vip)CIA_IOC_CIA_ERR;
812 *(vip)CIA_IOC_CIA_ERR = jd;
814 *(vip)CIA_IOC_CIA_ERR; /* re-read to force write. */
854 tmp = *(vip)CIA_IOC_PCI_W_DAC & 0xFFUL;