Lines Matching refs:_SB_MAKEMASK1
123 #define M_INT_WATCHDOG_TIMER_0 _SB_MAKEMASK1(K_INT_WATCHDOG_TIMER_0)
124 #define M_INT_WATCHDOG_TIMER_1 _SB_MAKEMASK1(K_INT_WATCHDOG_TIMER_1)
125 #define M_INT_TIMER_0 _SB_MAKEMASK1(K_INT_TIMER_0)
126 #define M_INT_TIMER_1 _SB_MAKEMASK1(K_INT_TIMER_1)
127 #define M_INT_TIMER_2 _SB_MAKEMASK1(K_INT_TIMER_2)
128 #define M_INT_TIMER_3 _SB_MAKEMASK1(K_INT_TIMER_3)
129 #define M_INT_SMB_0 _SB_MAKEMASK1(K_INT_SMB_0)
130 #define M_INT_SMB_1 _SB_MAKEMASK1(K_INT_SMB_1)
131 #define M_INT_UART_0 _SB_MAKEMASK1(K_INT_UART_0)
132 #define M_INT_UART_1 _SB_MAKEMASK1(K_INT_UART_1)
133 #define M_INT_SER_0 _SB_MAKEMASK1(K_INT_SER_0)
134 #define M_INT_SER_1 _SB_MAKEMASK1(K_INT_SER_1)
135 #define M_INT_PCMCIA _SB_MAKEMASK1(K_INT_PCMCIA)
136 #define M_INT_ADDR_TRAP _SB_MAKEMASK1(K_INT_ADDR_TRAP)
137 #define M_INT_PERF_CNT _SB_MAKEMASK1(K_INT_PERF_CNT)
138 #define M_INT_TRACE_FREEZE _SB_MAKEMASK1(K_INT_TRACE_FREEZE)
139 #define M_INT_BAD_ECC _SB_MAKEMASK1(K_INT_BAD_ECC)
140 #define M_INT_COR_ECC _SB_MAKEMASK1(K_INT_COR_ECC)
141 #define M_INT_IO_BUS _SB_MAKEMASK1(K_INT_IO_BUS)
142 #define M_INT_MAC_0 _SB_MAKEMASK1(K_INT_MAC_0)
143 #define M_INT_MAC_1 _SB_MAKEMASK1(K_INT_MAC_1)
144 #define M_INT_MAC_2 _SB_MAKEMASK1(K_INT_MAC_2)
145 #define M_INT_DM_CH_0 _SB_MAKEMASK1(K_INT_DM_CH_0)
146 #define M_INT_DM_CH_1 _SB_MAKEMASK1(K_INT_DM_CH_1)
147 #define M_INT_DM_CH_2 _SB_MAKEMASK1(K_INT_DM_CH_2)
148 #define M_INT_DM_CH_3 _SB_MAKEMASK1(K_INT_DM_CH_3)
149 #define M_INT_MBOX_0 _SB_MAKEMASK1(K_INT_MBOX_0)
150 #define M_INT_MBOX_1 _SB_MAKEMASK1(K_INT_MBOX_1)
151 #define M_INT_MBOX_2 _SB_MAKEMASK1(K_INT_MBOX_2)
152 #define M_INT_MBOX_3 _SB_MAKEMASK1(K_INT_MBOX_3)
155 #define M_INT_CYCLE_CP0_INT _SB_MAKEMASK1(K_INT_CYCLE_CP0_INT)
156 #define M_INT_CYCLE_CP1_INT _SB_MAKEMASK1(K_INT_CYCLE_CP1_INT)
158 #define M_INT_GPIO_0 _SB_MAKEMASK1(K_INT_GPIO_0)
159 #define M_INT_GPIO_1 _SB_MAKEMASK1(K_INT_GPIO_1)
160 #define M_INT_GPIO_2 _SB_MAKEMASK1(K_INT_GPIO_2)
161 #define M_INT_GPIO_3 _SB_MAKEMASK1(K_INT_GPIO_3)
162 #define M_INT_GPIO_4 _SB_MAKEMASK1(K_INT_GPIO_4)
163 #define M_INT_GPIO_5 _SB_MAKEMASK1(K_INT_GPIO_5)
164 #define M_INT_GPIO_6 _SB_MAKEMASK1(K_INT_GPIO_6)
165 #define M_INT_GPIO_7 _SB_MAKEMASK1(K_INT_GPIO_7)
166 #define M_INT_GPIO_8 _SB_MAKEMASK1(K_INT_GPIO_8)
167 #define M_INT_GPIO_9 _SB_MAKEMASK1(K_INT_GPIO_9)
168 #define M_INT_GPIO_10 _SB_MAKEMASK1(K_INT_GPIO_10)
169 #define M_INT_GPIO_11 _SB_MAKEMASK1(K_INT_GPIO_11)
170 #define M_INT_GPIO_12 _SB_MAKEMASK1(K_INT_GPIO_12)
171 #define M_INT_GPIO_13 _SB_MAKEMASK1(K_INT_GPIO_13)
172 #define M_INT_GPIO_14 _SB_MAKEMASK1(K_INT_GPIO_14)
173 #define M_INT_GPIO_15 _SB_MAKEMASK1(K_INT_GPIO_15)
174 #define M_INT_LDT_FATAL _SB_MAKEMASK1(K_INT_LDT_FATAL)
175 #define M_INT_LDT_NONFATAL _SB_MAKEMASK1(K_INT_LDT_NONFATAL)
176 #define M_INT_LDT_SMI _SB_MAKEMASK1(K_INT_LDT_SMI)
177 #define M_INT_LDT_NMI _SB_MAKEMASK1(K_INT_LDT_NMI)
178 #define M_INT_LDT_INIT _SB_MAKEMASK1(K_INT_LDT_INIT)
179 #define M_INT_LDT_STARTUP _SB_MAKEMASK1(K_INT_LDT_STARTUP)
180 #define M_INT_LDT_EXT _SB_MAKEMASK1(K_INT_LDT_EXT)
181 #define M_INT_PCI_ERROR _SB_MAKEMASK1(K_INT_PCI_ERROR)
182 #define M_INT_PCI_INTA _SB_MAKEMASK1(K_INT_PCI_INTA)
183 #define M_INT_PCI_INTB _SB_MAKEMASK1(K_INT_PCI_INTB)
184 #define M_INT_PCI_INTC _SB_MAKEMASK1(K_INT_PCI_INTC)
185 #define M_INT_PCI_INTD _SB_MAKEMASK1(K_INT_PCI_INTD)
186 #define M_INT_SPARE_2 _SB_MAKEMASK1(K_INT_SPARE_2)
188 #define M_INT_MAC_0_CH1 _SB_MAKEMASK1(K_INT_MAC_0_CH1)
189 #define M_INT_MAC_1_CH1 _SB_MAKEMASK1(K_INT_MAC_1_CH1)
190 #define M_INT_MAC_2_CH1 _SB_MAKEMASK1(K_INT_MAC_2_CH1)
225 #define M_INT_LDT_LEVELTRIGGER _SB_MAKEMASK1(3)
228 #define M_INT_LDT_LOGICALDEST _SB_MAKEMASK1(4)