• Home
  • History
  • Annotate
  • Raw
  • Download
  • only in /netgear-WNDR4500-V1.0.1.40_1.0.68/src/linux/linux-2.6/drivers/infiniband/hw/ehca/

Lines Matching refs:EHCA_BMASK_SET

855 		update_mask = EHCA_BMASK_SET(MQPCB_MASK_QP_STATE, 1);
924 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_RDMA_ATOMIC_CTRL, 1);
932 EHCA_BMASK_SET(MQPCB_MASK_RDMA_NR_ATOMIC_RESP_RES, 1);
937 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_PRIM_P_KEY_IDX, 1);
949 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_PRIM_PHYS_PORT, 1);
953 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_QKEY, 1);
961 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_DLID, 1);
963 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_SOURCE_PATH_BITS, 1);
965 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_SERVICE_LEVEL, 1);
972 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_MAX_STATIC_RATE, 1);
978 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_SEND_GRH_FLAG, 1);
989 EHCA_BMASK_SET(MQPCB_MASK_SOURCE_GID_IDX, 1);
995 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_DEST_GID, 1);
997 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_FLOW_LABEL, 1);
999 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_HOP_LIMIT, 1);
1002 EHCA_BMASK_SET(MQPCB_MASK_TRAFFIC_CLASS, 1);
1008 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_PATH_MTU, 1);
1012 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_TIMEOUT, 1);
1016 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_RETRY_COUNT, 1);
1020 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_RNR_RETRY_COUNT, 1);
1024 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_RECEIVE_PSN, 1);
1030 EHCA_BMASK_SET(MQPCB_MASK_RDMA_NR_ATOMIC_RESP_RES, 1);
1036 EHCA_BMASK_SET
1045 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_DLID_AL, 1);
1048 EHCA_BMASK_SET(MQPCB_MASK_SOURCE_PATH_BITS_AL, 1);
1050 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_SERVICE_LEVEL_AL, 1);
1058 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_MAX_STATIC_RATE_AL, 1);
1067 EHCA_BMASK_SET(MQPCB_MASK_SEND_GRH_FLAG_AL, 1);
1071 EHCA_BMASK_SET(MQPCB_MASK_SOURCE_GID_IDX_AL, 1);
1078 EHCA_BMASK_SET(MQPCB_MASK_DEST_GID_AL, 1);
1081 EHCA_BMASK_SET(MQPCB_MASK_FLOW_LABEL_AL, 1);
1084 EHCA_BMASK_SET(MQPCB_MASK_HOP_LIMIT_AL, 1);
1088 EHCA_BMASK_SET(MQPCB_MASK_TRAFFIC_CLASS_AL, 1);
1095 EHCA_BMASK_SET(MQPCB_MASK_MIN_RNR_NAK_TIMER_FIELD, 1);
1100 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_SEND_PSN, 1);
1105 update_mask |= EHCA_BMASK_SET(MQPCB_MASK_DEST_QP_NR, 1);
1111 EHCA_BMASK_SET(MQPCB_MASK_PATH_MIGRATION_STATE, 1);
1117 EHCA_BMASK_SET(MQPCB_MASK_MAX_NR_OUTST_SEND_WR, 1);
1120 EHCA_BMASK_SET(MQPCB_MASK_MAX_NR_OUTST_RECV_WR, 1);
1155 update_mask = EHCA_BMASK_SET(MQPCB_MASK_QP_ENABLE, 1);