Lines Matching refs:params
140 _core_if->params.dma_burst_size = _params->dma_burst_size;
141 _core_if->params.speed = _params->speed;
142 _core_if->params.max_transfer_size = _params->max_transfer_size;
143 _core_if->params.max_packet_count = _params->max_packet_count;
144 _core_if->params.phy_utmi_width = _params->phy_utmi_width;
145 _core_if->params.turn_around_time_hs = _params->turn_around_time_hs;
146 _core_if->params.turn_around_time_fs = _params->turn_around_time_fs;
147 _core_if->params.timeout_cal_hs = _params->timeout_cal_hs;
148 _core_if->params.timeout_cal_fs = _params->timeout_cal_fs;
172 usbcfg.b.phyif = ( _core_if->params.phy_utmi_width == 16)?1:0;
184 switch (_core_if->params.dma_burst_size)
224 _core_if->params.host_channels=(_core_if->hwcfg2.b.num_host_chan + 1);
226 if(_params->host_channels>0 && _params->host_channels < _core_if->params.host_channels)
227 _core_if->params.host_channels = _params->host_channels;
230 _core_if->params.data_fifo_size = _core_if->hwcfg3.b.dfifo_depth;
231 _core_if->params.rx_fifo_size = ifxusb_rreg(&global_regs->grxfsiz);
232 _core_if->params.nperio_tx_fifo_size= ifxusb_rreg(&global_regs->gnptxfsiz) >> 16;
233 _core_if->params.perio_tx_fifo_size = ifxusb_rreg(&global_regs->hptxfsiz) >> 16;
234 IFX_DEBUGPL(DBG_CIL, "Initial: FIFO Size=0x%06X\n" , _core_if->params.data_fifo_size);
235 IFX_DEBUGPL(DBG_CIL, " Rx FIFO Size=0x%06X\n", _core_if->params.rx_fifo_size);
236 IFX_DEBUGPL(DBG_CIL, " NPTx FIFO Size=0x%06X\n", _core_if->params.nperio_tx_fifo_size);
237 IFX_DEBUGPL(DBG_CIL, " PTx FIFO Size=0x%06X\n", _core_if->params.perio_tx_fifo_size);
241 if(_params->data_fifo_size >=0 && _params->data_fifo_size < _core_if->params.data_fifo_size)
242 _core_if->params.data_fifo_size = _params->data_fifo_size;
244 if( _params->rx_fifo_size >= 0 && _params->rx_fifo_size < _core_if->params.rx_fifo_size)
245 _core_if->params.rx_fifo_size = _params->rx_fifo_size;
246 if( _params->nperio_tx_fifo_size >=0 && _params->nperio_tx_fifo_size < _core_if->params.nperio_tx_fifo_size)
247 _core_if->params.nperio_tx_fifo_size = _params->nperio_tx_fifo_size;
248 if( _params->perio_tx_fifo_size >=0 && _params->perio_tx_fifo_size < _core_if->params.perio_tx_fifo_size)
249 _core_if->params.perio_tx_fifo_size = _params->perio_tx_fifo_size;
251 if(_core_if->params.data_fifo_size < _core_if->params.rx_fifo_size)
252 _core_if->params.rx_fifo_size = _core_if->params.data_fifo_size;
253 ifxusb_wreg( &global_regs->grxfsiz, _core_if->params.rx_fifo_size);
254 txfifosize.b.startaddr = _core_if->params.rx_fifo_size;
256 if(txfifosize.b.startaddr + _core_if->params.nperio_tx_fifo_size > _core_if->params.data_fifo_size)
257 _core_if->params.nperio_tx_fifo_size = _core_if->params.data_fifo_size - txfifosize.b.startaddr;
258 txfifosize.b.depth=_core_if->params.nperio_tx_fifo_size;
260 txfifosize.b.startaddr += _core_if->params.nperio_tx_fifo_size;
262 if(txfifosize.b.startaddr + _core_if->params.perio_tx_fifo_size > _core_if->params.data_fifo_size)
263 _core_if->params.perio_tx_fifo_size = _core_if->params.data_fifo_size - txfifosize.b.startaddr;
264 txfifosize.b.depth=_core_if->params.perio_tx_fifo_size;
266 txfifosize.b.startaddr += _core_if->params.perio_tx_fifo_size;
272 IFX_DEBUGPL(DBG_CIL, "Result : FIFO Size=0x%06X\n" , _core_if->params.data_fifo_size);