Lines Matching refs:sih
85 si_getirq(si_t *sih)
94 osh = si_osh(sih);
95 flag = si_flag(sih);
97 idx = si_coreidx(sih);
99 if ((regs = si_setcore(sih, MIPS74K_CORE_ID, 0)) != NULL) {
108 } else if ((regs = si_setcore(sih, MIPS33_CORE_ID, 0)) != NULL) {
127 si_setcoreidx(sih, idx);
137 si_irq(si_t *sih)
139 uint irq = si_getirq(sih);
141 irq = si_flag(sih) + shirq_map_base;
147 BCMINITFN(si_clearirq)(si_t *sih, uint irq)
153 osh = si_osh(sih);
155 if ((regs = si_setcore(sih, MIPS74K_CORE_ID, 0)) != NULL) {
157 } else if ((regs = si_setcore(sih, MIPS33_CORE_ID, 0)) != NULL) {
174 BCMATTACHFN(si_setirq)(si_t *sih, uint irq, uint coreid, uint coreunit)
182 osh = si_osh(sih);
184 regs = si_setcore(sih, coreid, coreunit);
186 flag = si_flag(sih);
187 oldirq = si_getirq(sih);
189 si_clearirq(sih, oldirq);
191 if ((regs = si_setcore(sih, MIPS74K_CORE_ID, 0)) != NULL) {
200 } else if ((regs = si_setcore(sih, MIPS33_CORE_ID, 0)) != NULL) {
225 BCMATTACHFN(si_mips_init)(si_t *sih, uint shirqmap)
233 osh = si_osh(sih);
241 if ((hz = si_clock(sih)) == 0)
246 cc = si_setcoreidx(sih, SI_CC_IDX);
253 if (sih->ccrev < 9)
256 if ((sih->ccrev < 9) ||
257 ((CHIPID(sih->chip) == BCM5350_CHIP_ID) && CHIPREV(sih->chiprev) == 0)) {
265 switch (CHIPID(sih->chip)) {
269 si_clearirq(sih, irq);
270 si_setirq(sih, 0, CC_CORE_ID, 0);
271 si_setirq(sih, 0, MIPS33_CORE_ID, 0);
272 si_setirq(sih, 1, D11_CORE_ID, 0);
273 si_setirq(sih, 2, ENET_CORE_ID, 0);
274 si_setirq(sih, 3, PCI_CORE_ID, 0);
275 si_setirq(sih, 4, USB_CORE_ID, 0);
279 si_setirq(sih, 4, PCI_CORE_ID, 0);
285 si_clearirq(sih, irq);
286 si_setirq(sih, 1, D11_CORE_ID, 0);
287 si_setirq(sih, 2, GMAC_CORE_ID, 0);
288 si_setirq(sih, 3, USB20H_CORE_ID, 0);
289 si_setirq(sih, 4, PCIE_CORE_ID, 0);
290 si_setirq(sih, 0, CC_CORE_ID, 0);
291 si_setirq(sih, 0, I2S_CORE_ID, 0);
298 si_clearirq(sih, irq);
299 si_setirq(sih, 1, D11_CORE_ID, 0);
300 si_setirq(sih, 2, GMAC_CORE_ID, 0);
301 si_setirq(sih, 0, CC_CORE_ID, 0);
307 si_clearirq(sih, irq);
308 si_setirq(sih, 1, D11_CORE_ID, 0);
309 si_setirq(sih, 2, GMAC_CORE_ID, 0);
310 si_setirq(sih, 3, USB20H_CORE_ID, 0);
311 si_setirq(sih, 0, CC_CORE_ID, 0);
312 si_setirq(sih, 0, I2S_CORE_ID, 0);
317 si_clearirq(sih, irq);
318 si_setirq(sih, 1, PCIE_CORE_ID, 0);
319 si_setirq(sih, 2, GMAC_CORE_ID, 0);
320 si_setirq(sih, 3, PCIE_CORE_ID, 1);
321 si_setirq(sih, 4, USB20H_CORE_ID, 0);
322 si_setirq(sih, 0, CC_CORE_ID, 0);
338 BCMINITFN(si_cpu_clock)(si_t *sih)
347 osh = si_osh(sih);
349 if (sih->cccaps & CC_CAP_PMU)
350 return si_pmu_cpu_clock(sih, osh);
353 idx = si_coreidx(sih);
356 cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX);
359 pll_type = sih->cccaps & CC_CAP_PLL_MASK;
370 if (CHIPID(sih->chip) == BCM5365_CHIP_ID) {
388 si_setcoreidx(sih, idx);
394 BCMINITFN(si_mem_clock)(si_t *sih)
398 osh = si_osh(sih);
400 if (sih->cccaps & CC_CAP_PMU)
401 return si_pmu_mem_clock(sih, osh);
403 return si_clock(sih);
431 do_router_coma(si_t *sih, void *dmem, int delay)
591 if (((CHIPID(sih->chip)) == BCM53572_CHIP_ID)) {
624 if (sih->chiprev == 0) {
683 if (((CHIPID(sih->chip)) == BCM53572_CHIP_ID)) {
720 if (((CHIPID(sih->chip)) != BCM53572_CHIP_ID)) {
761 si_router_coma(si_t *sih, int reset, int delay)
773 osh = si_osh(sih);
789 si_setcore(sih, CC_CORE_ID, 0);
790 cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX);
802 if (((CHIPID(sih->chip)) == BCM5357_CHIP_ID) && (sih->chiprev == 0)) {
805 si_watchdog_ms(sih, reset*1000);
808 if (((CHIPID(sih->chip)) == BCM53572_CHIP_ID))
809 dmem = (void *)si_setcore(sih, DMEMS_CORE_ID, 0);
811 dmem = (void *)si_setcore(sih, DMEMC_CORE_ID, 0);
813 do_router_coma(sih, dmem, delay);
818 BCMINITFN(mips_pmu_setclock_4706)(si_t *sih, uint32 mipsclock,
852 if (sih->chippkg == BCM4706L_PKG_ID) {
856 osh = si_osh(sih);
859 idx = si_coreidx(sih);
862 cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX);
907 si_setcoreidx(sih, idx);
917 BCMINITFN(mips_pmu_setclock)(si_t *sih, uint32 mipsclock, uint32 ddrclock, uint32 axiclock)
1050 if (CHIPID(sih->chip) == BCM4706_CHIP_ID)
1051 return mips_pmu_setclock_4706(sih, mipsclock, ddrclock, axiclock);
1056 osh = si_osh(sih);
1059 if (CHIPID(sih->chip) == BCM5356_CHIP_ID) {
1064 if ((CHIPID(sih->chip) == BCM5357_CHIP_ID) ||
1065 (CHIPID(sih->chip) == BCM4749_CHIP_ID)) {
1071 idx = si_coreidx(sih);
1074 cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX);
1088 ((CHIPID(sih->chip) == BCM5357_CHIP_ID) ||
1089 (CHIPID(sih->chip) == BCM4749_CHIP_ID)) &&
1132 if (CHIPID(sih->chip) == BCM47162_CHIP_ID) {
1144 si_watchdog(sih, 100);
1156 si_setcoreidx(sih, idx);
1194 BCMINITFN(si_mips_setclock)(si_t *sih, uint32 mipsclock, uint32 siclock, uint32 pciclock)
1406 if ((CHIPID(sih->chip) == BCM5354_CHIP_ID) || (CHIPID(sih->chip) == BCM53572_CHIP_ID))
1409 if (sih->cccaps & CC_CAP_PMU)
1410 return mips_pmu_setclock(sih, mipsclock, siclock, pciclock);
1412 osh = si_osh(sih);
1415 idx = si_coreidx(sih);
1419 cc = (chipcregs_t *)si_setcoreidx(sih, SI_CC_IDX);
1422 pll_type = sih->cccaps & CC_CAP_PLL_MASK;
1446 if (CHIPID(sih->chip) != BCM5365_CHIP_ID) {
1476 si_watchdog(sih, 1);
1578 if (CHIPID(sih->chip) != BCM4785_CHIP_ID) {
1585 if (CHIPID(sih->chip) == BCM4785_CHIP_ID) {
1599 if (CHIPID(sih->chip) == BCM4785_CHIP_ID) {
1653 mipsr = si_setcore(sih, MIPS33_CORE_ID, 0);
1705 if (CHIPID(sih->chip) == BCM4785_CHIP_ID) {
1730 si_setcoreidx(sih, idx);
1780 BCMINITFN(si_memc_get_ncdl)(si_t *sih)
1788 osh = si_osh(sih);
1790 idx = si_coreidx(sih);
1792 memc = (sbmemcregs_t *)si_setcore(sih, MEMC_CORE_ID, 0);
1796 rev = si_corerev(sih);
1822 si_setcoreidx(sih, idx);
1828 hnd_cpu_reset(si_t *sih)
1830 if (CHIPID(sih->chip) == BCM4785_CHIP_ID)
1832 si_watchdog(sih, 1);
1833 if (CHIPID(sih->chip) == BCM4785_CHIP_ID) {