Lines Matching refs:OUTREG
408 OUTREG(DSPABASE, offset);
430 OUTREG(DSPACNTR, tmp);
433 OUTREG(DSPABASE, tmp);
465 OUTREG(ADPA, tmp);
509 OUTREG(palette_reg + (regno << 2),
1287 OUTREG(VGACNTRL, tmp);
1344 OUTREG(pipe_conf_reg, tmp);
1356 OUTREG(pipe_conf_reg, tmp);
1360 OUTREG(ADPA, INREG(ADPA) & ~ADPA_DAC_ENABLE);
1365 OUTREG(DSPACNTR, tmp);
1368 OUTREG(DSPBCNTR, tmp);
1373 OUTREG(DVOB, INREG(DVOB) & ~PORT_ENABLE);
1374 OUTREG(DVOC, INREG(DVOC) & ~PORT_ENABLE);
1375 OUTREG(ADPA, INREG(ADPA) & ~ADPA_DAC_ENABLE);
1381 OUTREG(ADPA, tmp);
1384 OUTREG(0x61204, 0xabcd0000);
1389 OUTREG(dpll_reg, tmp);
1392 OUTREG(fp0_reg, *fp0);
1393 OUTREG(fp1_reg, *fp1);
1396 OUTREG(dpll_reg, *dpll);
1399 OUTREG(DVOB, hw->dvob);
1400 OUTREG(DVOC, hw->dvoc);
1403 OUTREG(0x61204, 0x00000000);
1406 OUTREG(ADPA, INREG(ADPA) | ADPA_DAC_ENABLE);
1407 OUTREG(ADPA, (hw->adpa & ~(ADPA_DPMS_CONTROL_MASK)) | ADPA_DPMS_D3);
1410 OUTREG(hsync_reg, *hs);
1411 OUTREG(hblank_reg, *hb);
1412 OUTREG(htotal_reg, *ht);
1413 OUTREG(vsync_reg, *vs);
1414 OUTREG(vblank_reg, *vb);
1415 OUTREG(vtotal_reg, *vt);
1416 OUTREG(src_size_reg, *ss);
1421 OUTREG(pipe_stat_reg, 0xFFFF | PIPESTAT_FLD_EVT_ODD_EN);
1424 OUTREG(pipe_stat_reg, 0xFFFF | PIPESTAT_FLD_EVT_EVEN_EN);
1427 OUTREG(pipe_stat_reg, 0xFFFF); /* clear all status bits only */
1430 OUTREG(pipe_conf_reg, *pipe_conf | PIPECONF_ENABLE);
1436 OUTREG(ADPA, tmp);
1448 OUTREG(DSPACNTR, tmp);
1449 OUTREG(DSPACNTR,
1455 OUTREG(DSPACNTR, hw->disp_a_ctrl & ~DISPPLANE_PLANE_ENABLE);
1456 OUTREG(DSPASTRIDE, hw->disp_a_stride);
1457 OUTREG(DSPABASE, hw->disp_a_base);
1463 OUTREG(DSPACNTR, tmp);
1464 OUTREG(DSPABASE, hw->disp_a_base);
1583 OUTREG(FENCE + (i << 2), 0);
1596 OUTREG(PRI_RING_LENGTH, 0);
1597 OUTREG(PRI_RING_HEAD, 0);
1598 OUTREG(PRI_RING_TAIL, 0);
1599 OUTREG(PRI_RING_START, 0);
1633 OUTREG(PRI_RING_LENGTH, 0);
1634 OUTREG(PRI_RING_TAIL, 0);
1635 OUTREG(PRI_RING_HEAD, 0);
1637 OUTREG(PRI_RING_START, dinfo->ring.physical & RING_START_MASK);
1638 OUTREG(PRI_RING_LENGTH,
1841 OUTREG(CURSOR_A_CONTROL, tmp);
1842 OUTREG(CURSOR_A_BASEADDR, dinfo->cursor.physical);
1848 OUTREG(CURSOR_CONTROL, tmp);
1849 OUTREG(CURSOR_A_BASEADDR, dinfo->cursor.offset << 12);
1852 OUTREG(CURSOR_SIZE, tmp);
1871 OUTREG(CURSOR_A_CONTROL, tmp);
1873 OUTREG(CURSOR_A_BASEADDR, dinfo->cursor.physical);
1877 OUTREG(CURSOR_CONTROL, tmp);
1900 OUTREG(CURSOR_A_CONTROL, tmp);
1902 OUTREG(CURSOR_A_BASEADDR, dinfo->cursor.physical);
1906 OUTREG(CURSOR_CONTROL, tmp);
1926 OUTREG(CURSOR_A_POSITION, tmp);
1929 OUTREG(CURSOR_A_BASEADDR, dinfo->cursor.physical);
1938 OUTREG(CURSOR_A_PALETTE0, bg & CURSOR_PALETTE_MASK);
1939 OUTREG(CURSOR_A_PALETTE1, fg & CURSOR_PALETTE_MASK);
1940 OUTREG(CURSOR_A_PALETTE2, fg & CURSOR_PALETTE_MASK);
1941 OUTREG(CURSOR_A_PALETTE3, bg & CURSOR_PALETTE_MASK);
2013 OUTREG(PIPEASTAT, INREG(PIPEASTAT));
2018 OUTREG(DSPABASE, dinfo->vsync.pan_offset);
2063 OUTREG(DSPABASE, dinfo->vsync.pan_offset);