Lines Matching refs:INREG
284 if (INREG(LVDS) & PORT_ENABLE)
286 if (INREG(DVOA) & PORT_ENABLE)
288 if (INREG(DVOB) & PORT_ENABLE)
290 if (INREG(DVOC) & PORT_ENABLE)
425 tmp = INREG(DSPACNTR);
432 tmp = INREG(DSPABASE);
449 tmp = INREG(ADPA) & ~ADPA_DPMS_CONTROL_MASK;
529 hw->vga0_divisor = INREG(VGA0_DIVISOR);
530 hw->vga1_divisor = INREG(VGA1_DIVISOR);
531 hw->vga_pd = INREG(VGAPD);
532 hw->dpll_a = INREG(DPLL_A);
533 hw->dpll_b = INREG(DPLL_B);
534 hw->fpa0 = INREG(FPA0);
535 hw->fpa1 = INREG(FPA1);
536 hw->fpb0 = INREG(FPB0);
537 hw->fpb1 = INREG(FPB1);
546 hw->htotal_a = INREG(HTOTAL_A);
547 hw->hblank_a = INREG(HBLANK_A);
548 hw->hsync_a = INREG(HSYNC_A);
549 hw->vtotal_a = INREG(VTOTAL_A);
550 hw->vblank_a = INREG(VBLANK_A);
551 hw->vsync_a = INREG(VSYNC_A);
552 hw->src_size_a = INREG(SRC_SIZE_A);
553 hw->bclrpat_a = INREG(BCLRPAT_A);
554 hw->htotal_b = INREG(HTOTAL_B);
555 hw->hblank_b = INREG(HBLANK_B);
556 hw->hsync_b = INREG(HSYNC_B);
557 hw->vtotal_b = INREG(VTOTAL_B);
558 hw->vblank_b = INREG(VBLANK_B);
559 hw->vsync_b = INREG(VSYNC_B);
560 hw->src_size_b = INREG(SRC_SIZE_B);
561 hw->bclrpat_b = INREG(BCLRPAT_B);
566 hw->adpa = INREG(ADPA);
567 hw->dvoa = INREG(DVOA);
568 hw->dvob = INREG(DVOB);
569 hw->dvoc = INREG(DVOC);
570 hw->dvoa_srcdim = INREG(DVOA_SRCDIM);
571 hw->dvob_srcdim = INREG(DVOB_SRCDIM);
572 hw->dvoc_srcdim = INREG(DVOC_SRCDIM);
573 hw->lvds = INREG(LVDS);
578 hw->pipe_a_conf = INREG(PIPEACONF);
579 hw->pipe_b_conf = INREG(PIPEBCONF);
580 hw->disp_arb = INREG(DISPARB);
585 hw->cursor_a_control = INREG(CURSOR_A_CONTROL);
586 hw->cursor_b_control = INREG(CURSOR_B_CONTROL);
587 hw->cursor_a_base = INREG(CURSOR_A_BASEADDR);
588 hw->cursor_b_base = INREG(CURSOR_B_BASEADDR);
594 hw->cursor_a_palette[i] = INREG(CURSOR_A_PALETTE0 + (i << 2));
595 hw->cursor_b_palette[i] = INREG(CURSOR_B_PALETTE0 + (i << 2));
601 hw->cursor_size = INREG(CURSOR_SIZE);
606 hw->disp_a_ctrl = INREG(DSPACNTR);
607 hw->disp_b_ctrl = INREG(DSPBCNTR);
608 hw->disp_a_base = INREG(DSPABASE);
609 hw->disp_b_base = INREG(DSPBBASE);
610 hw->disp_a_stride = INREG(DSPASTRIDE);
611 hw->disp_b_stride = INREG(DSPBSTRIDE);
616 hw->vgacntrl = INREG(VGACNTRL);
621 hw->add_id = INREG(ADD_ID);
627 hw->swf0x[i] = INREG(SWF00 + (i << 2));
628 hw->swf1x[i] = INREG(SWF10 + (i << 2));
630 hw->swf3x[i] = INREG(SWF30 + (i << 2));
634 hw->fence[i] = INREG(FENCE + (i << 2));
636 hw->instpm = INREG(INSTPM);
637 hw->mem_mode = INREG(MEM_MODE);
638 hw->fw_blc_0 = INREG(FW_BLC_0);
639 hw->fw_blc_1 = INREG(FW_BLC_1);
1285 tmp = INREG(VGACNTRL);
1342 tmp = INREG(pipe_conf_reg);
1348 tmp_val[count % 3] = INREG(PIPEA_DSL);
1354 tmp = INREG(pipe_conf_reg);
1360 OUTREG(ADPA, INREG(ADPA) & ~ADPA_DAC_ENABLE);
1363 tmp = INREG(DSPACNTR);
1366 tmp = INREG(DSPBCNTR);
1373 OUTREG(DVOB, INREG(DVOB) & ~PORT_ENABLE);
1374 OUTREG(DVOC, INREG(DVOC) & ~PORT_ENABLE);
1375 OUTREG(ADPA, INREG(ADPA) & ~ADPA_DAC_ENABLE);
1378 tmp = INREG(ADPA);
1387 tmp = INREG(dpll_reg);
1406 OUTREG(ADPA, INREG(ADPA) | ADPA_DAC_ENABLE);
1433 tmp = INREG(ADPA);
1445 tmp = INREG(DSPACNTR);
1461 tmp = INREG(DSPACNTR);
1497 u32 last_head = INREG(PRI_RING_HEAD) & RING_HEAD_MASK;
1505 dinfo->ring_head = INREG(PRI_RING_HEAD) & RING_HEAD_MASK;
1568 dinfo->ring_head = INREG(PRI_RING_HEAD) & RING_HEAD_MASK;
1569 dinfo->ring_tail = INREG(PRI_RING_TAIL) & RING_TAIL_MASK;
1586 tmp = INREG(PRI_RING_LENGTH);
1836 tmp = INREG(CURSOR_A_CONTROL);
1844 tmp = INREG(CURSOR_CONTROL);
1868 tmp = INREG(CURSOR_A_CONTROL);
1875 tmp = INREG(CURSOR_CONTROL);
1897 tmp = INREG(CURSOR_A_CONTROL);
1904 tmp = INREG(CURSOR_CONTROL);
2013 OUTREG(PIPEASTAT, INREG(PIPEASTAT));