Lines Matching refs:save_regs
562 rinfo->save_regs[0] = INPLL(PLL_PWRMGT_CNTL);
563 rinfo->save_regs[1] = INPLL(CLK_PWRMGT_CNTL);
564 rinfo->save_regs[2] = INPLL(MCLK_CNTL);
565 rinfo->save_regs[3] = INPLL(SCLK_CNTL);
566 rinfo->save_regs[4] = INPLL(CLK_PIN_CNTL);
567 rinfo->save_regs[5] = INPLL(VCLK_ECP_CNTL);
568 rinfo->save_regs[6] = INPLL(PIXCLKS_CNTL);
569 rinfo->save_regs[7] = INPLL(MCLK_MISC);
570 rinfo->save_regs[8] = INPLL(P2PLL_CNTL);
572 rinfo->save_regs[9] = INREG(DISP_MISC_CNTL);
573 rinfo->save_regs[10] = INREG(DISP_PWR_MAN);
574 rinfo->save_regs[11] = INREG(LVDS_GEN_CNTL);
575 rinfo->save_regs[13] = INREG(TV_DAC_CNTL);
576 rinfo->save_regs[14] = INREG(BUS_CNTL1);
577 rinfo->save_regs[15] = INREG(CRTC_OFFSET_CNTL);
578 rinfo->save_regs[16] = INREG(AGP_CNTL);
579 rinfo->save_regs[17] = (INREG(CRTC_GEN_CNTL) & 0xfdffffff) | 0x04000000;
580 rinfo->save_regs[18] = (INREG(CRTC2_GEN_CNTL) & 0xfdffffff) | 0x04000000;
581 rinfo->save_regs[19] = INREG(GPIOPAD_A);
582 rinfo->save_regs[20] = INREG(GPIOPAD_EN);
583 rinfo->save_regs[21] = INREG(GPIOPAD_MASK);
584 rinfo->save_regs[22] = INREG(ZV_LCDPAD_A);
585 rinfo->save_regs[23] = INREG(ZV_LCDPAD_EN);
586 rinfo->save_regs[24] = INREG(ZV_LCDPAD_MASK);
587 rinfo->save_regs[25] = INREG(GPIO_VGA_DDC);
588 rinfo->save_regs[26] = INREG(GPIO_DVI_DDC);
589 rinfo->save_regs[27] = INREG(GPIO_MONID);
590 rinfo->save_regs[28] = INREG(GPIO_CRT2_DDC);
592 rinfo->save_regs[29] = INREG(SURFACE_CNTL);
593 rinfo->save_regs[30] = INREG(MC_FB_LOCATION);
594 rinfo->save_regs[31] = INREG(DISPLAY_BASE_ADDR);
595 rinfo->save_regs[32] = INREG(MC_AGP_LOCATION);
596 rinfo->save_regs[33] = INREG(CRTC2_DISPLAY_BASE_ADDR);
598 rinfo->save_regs[34] = INPLL(SCLK_MORE_CNTL);
599 rinfo->save_regs[35] = INREG(MEM_SDRAM_MODE_REG);
600 rinfo->save_regs[36] = INREG(BUS_CNTL);
601 rinfo->save_regs[39] = INREG(RBBM_CNTL);
602 rinfo->save_regs[40] = INREG(DAC_CNTL);
603 rinfo->save_regs[41] = INREG(HOST_PATH_CNTL);
604 rinfo->save_regs[37] = INREG(MPP_TB_CONFIG);
605 rinfo->save_regs[38] = INREG(FCP_CNTL);
608 rinfo->save_regs[12] = INREG(LVDS_PLL_CNTL);
609 rinfo->save_regs[43] = INPLL(pllSSPLL_CNTL);
610 rinfo->save_regs[44] = INPLL(pllSSPLL_REF_DIV);
611 rinfo->save_regs[45] = INPLL(pllSSPLL_DIV_0);
612 rinfo->save_regs[90] = INPLL(pllSS_INT_CNTL);
613 rinfo->save_regs[91] = INPLL(pllSS_TST_CNTL);
614 rinfo->save_regs[81] = INREG(LVDS_GEN_CNTL);
618 rinfo->save_regs[42] = INREG(MEM_REFRESH_CNTL);
619 rinfo->save_regs[46] = INREG(MC_CNTL);
620 rinfo->save_regs[47] = INREG(MC_INIT_GFX_LAT_TIMER);
621 rinfo->save_regs[48] = INREG(MC_INIT_MISC_LAT_TIMER);
622 rinfo->save_regs[49] = INREG(MC_TIMING_CNTL);
623 rinfo->save_regs[50] = INREG(MC_READ_CNTL_AB);
624 rinfo->save_regs[51] = INREG(MC_IOPAD_CNTL);
625 rinfo->save_regs[52] = INREG(MC_CHIP_IO_OE_CNTL_AB);
626 rinfo->save_regs[53] = INREG(MC_DEBUG);
628 rinfo->save_regs[54] = INREG(PAMAC0_DLY_CNTL);
629 rinfo->save_regs[55] = INREG(PAMAC1_DLY_CNTL);
630 rinfo->save_regs[56] = INREG(PAD_CTLR_MISC);
631 rinfo->save_regs[57] = INREG(FW_CNTL);
634 rinfo->save_regs[58] = INMC(rinfo, ixR300_MC_MC_INIT_WR_LAT_TIMER);
635 rinfo->save_regs[59] = INMC(rinfo, ixR300_MC_IMP_CNTL);
636 rinfo->save_regs[60] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_C0);
637 rinfo->save_regs[61] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_C1);
638 rinfo->save_regs[62] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_D0);
639 rinfo->save_regs[63] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_D1);
640 rinfo->save_regs[64] = INMC(rinfo, ixR300_MC_BIST_CNTL_3);
641 rinfo->save_regs[65] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_A0);
642 rinfo->save_regs[66] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_A1);
643 rinfo->save_regs[67] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_B0);
644 rinfo->save_regs[68] = INMC(rinfo, ixR300_MC_CHP_IO_CNTL_B1);
645 rinfo->save_regs[69] = INMC(rinfo, ixR300_MC_DEBUG_CNTL);
646 rinfo->save_regs[70] = INMC(rinfo, ixR300_MC_DLL_CNTL);
647 rinfo->save_regs[71] = INMC(rinfo, ixR300_MC_IMP_CNTL_0);
648 rinfo->save_regs[72] = INMC(rinfo, ixR300_MC_ELPIDA_CNTL);
649 rinfo->save_regs[96] = INMC(rinfo, ixR300_MC_READ_CNTL_CD);
651 rinfo->save_regs[59] = INMC(rinfo, ixMC_IMP_CNTL);
652 rinfo->save_regs[65] = INMC(rinfo, ixMC_CHP_IO_CNTL_A0);
653 rinfo->save_regs[66] = INMC(rinfo, ixMC_CHP_IO_CNTL_A1);
654 rinfo->save_regs[67] = INMC(rinfo, ixMC_CHP_IO_CNTL_B0);
655 rinfo->save_regs[68] = INMC(rinfo, ixMC_CHP_IO_CNTL_B1);
656 rinfo->save_regs[71] = INMC(rinfo, ixMC_IMP_CNTL_0);
659 rinfo->save_regs[73] = INPLL(pllMPLL_CNTL);
660 rinfo->save_regs[74] = INPLL(pllSPLL_CNTL);
661 rinfo->save_regs[75] = INPLL(pllMPLL_AUX_CNTL);
662 rinfo->save_regs[76] = INPLL(pllSPLL_AUX_CNTL);
663 rinfo->save_regs[77] = INPLL(pllM_SPLL_REF_FB_DIV);
664 rinfo->save_regs[78] = INPLL(pllAGP_PLL_CNTL);
665 rinfo->save_regs[79] = INREG(PAMAC2_DLY_CNTL);
667 rinfo->save_regs[80] = INREG(OV0_BASE_ADDR);
668 rinfo->save_regs[82] = INREG(FP_GEN_CNTL);
669 rinfo->save_regs[83] = INREG(FP2_GEN_CNTL);
670 rinfo->save_regs[84] = INREG(TMDS_CNTL);
671 rinfo->save_regs[85] = INREG(TMDS_TRANSMITTER_CNTL);
672 rinfo->save_regs[86] = INREG(DISP_OUTPUT_CNTL);
673 rinfo->save_regs[87] = INREG(DISP_HW_DEBUG);
674 rinfo->save_regs[88] = INREG(TV_MASTER_CNTL);
675 rinfo->save_regs[89] = INPLL(pllP2PLL_REF_DIV);
676 rinfo->save_regs[92] = INPLL(pllPPLL_DIV_0);
677 rinfo->save_regs[93] = INPLL(pllPPLL_CNTL);
678 rinfo->save_regs[94] = INREG(GRPH_BUFFER_CNTL);
679 rinfo->save_regs[95] = INREG(GRPH2_BUFFER_CNTL);
680 rinfo->save_regs[96] = INREG(HDP_DEBUG);
681 rinfo->save_regs[97] = INPLL(pllMDLL_CKO);
682 rinfo->save_regs[98] = INPLL(pllMDLL_RDCKA);
683 rinfo->save_regs[99] = INPLL(pllMDLL_RDCKB);
688 OUTPLL(P2PLL_CNTL, rinfo->save_regs[8] & 0xFFFFFFFE); /* First */
690 OUTPLL(PLL_PWRMGT_CNTL, rinfo->save_regs[0]);
691 OUTPLL(CLK_PWRMGT_CNTL, rinfo->save_regs[1]);
692 OUTPLL(MCLK_CNTL, rinfo->save_regs[2]);
693 OUTPLL(SCLK_CNTL, rinfo->save_regs[3]);
694 OUTPLL(CLK_PIN_CNTL, rinfo->save_regs[4]);
695 OUTPLL(VCLK_ECP_CNTL, rinfo->save_regs[5]);
696 OUTPLL(PIXCLKS_CNTL, rinfo->save_regs[6]);
697 OUTPLL(MCLK_MISC, rinfo->save_regs[7]);
699 OUTPLL(SCLK_MORE_CNTL, rinfo->save_regs[34]);
701 OUTREG(SURFACE_CNTL, rinfo->save_regs[29]);
702 OUTREG(MC_FB_LOCATION, rinfo->save_regs[30]);
703 OUTREG(DISPLAY_BASE_ADDR, rinfo->save_regs[31]);
704 OUTREG(MC_AGP_LOCATION, rinfo->save_regs[32]);
705 OUTREG(CRTC2_DISPLAY_BASE_ADDR, rinfo->save_regs[33]);
708 OUTREG(DISP_MISC_CNTL, rinfo->save_regs[9]);
709 OUTREG(DISP_PWR_MAN, rinfo->save_regs[10]);
710 OUTREG(LVDS_GEN_CNTL, rinfo->save_regs[11]);
711 OUTREG(LVDS_PLL_CNTL,rinfo->save_regs[12]);
712 OUTREG(TV_DAC_CNTL, rinfo->save_regs[13]);
713 OUTREG(BUS_CNTL1, rinfo->save_regs[14]);
714 OUTREG(CRTC_OFFSET_CNTL, rinfo->save_regs[15]);
715 OUTREG(AGP_CNTL, rinfo->save_regs[16]);
716 OUTREG(CRTC_GEN_CNTL, rinfo->save_regs[17]);
717 OUTREG(CRTC2_GEN_CNTL, rinfo->save_regs[18]);
718 OUTPLL(P2PLL_CNTL, rinfo->save_regs[8]);
720 OUTREG(GPIOPAD_A, rinfo->save_regs[19]);
721 OUTREG(GPIOPAD_EN, rinfo->save_regs[20]);
722 OUTREG(GPIOPAD_MASK, rinfo->save_regs[21]);
723 OUTREG(ZV_LCDPAD_A, rinfo->save_regs[22]);
724 OUTREG(ZV_LCDPAD_EN, rinfo->save_regs[23]);
725 OUTREG(ZV_LCDPAD_MASK, rinfo->save_regs[24]);
726 OUTREG(GPIO_VGA_DDC, rinfo->save_regs[25]);
727 OUTREG(GPIO_DVI_DDC, rinfo->save_regs[26]);
728 OUTREG(GPIO_MONID, rinfo->save_regs[27]);
729 OUTREG(GPIO_CRT2_DDC, rinfo->save_regs[28]);
1202 OUTMC(rinfo, ixR300_MC_DLL_CNTL, rinfo->save_regs[70]);
1265 u32 sdram_mode_reg = rinfo->save_regs[35];
1485 tmp = (tmp & 0xff00fffful) | (rinfo->save_regs[77] & 0x00ff0000ul);
1505 tmp |= rinfo->save_regs[3] & SCLK_CNTL__SCLK_SRC_SEL_MASK;
1520 tmp = (tmp & 0xffff00fful) | (rinfo->save_regs[77] & 0x0000ff00ul);
1539 tmp |= rinfo->save_regs[2] & 0xffff;
1564 OUTPLL(pllSS_INT_CNTL, rinfo->save_regs[90] & ~3);
1588 OUTPLL(pllSSPLL_CNTL, rinfo->save_regs[43] | 3);
1591 OUTPLL(pllSSPLL_REF_DIV, rinfo->save_regs[44]);
1592 OUTPLL(pllSSPLL_DIV_0, rinfo->save_regs[45]);
1600 OUTPLL(pllSS_INT_CNTL, rinfo->save_regs[90]);
1616 OUTPLL(pllSCLK_MORE_CNTL, rinfo->save_regs[34]);
1617 OUTPLL(pllSS_TST_CNTL, rinfo->save_regs[91]);
1660 OUTPLL(pllPPLL_DIV_0, rinfo->save_regs[92]);
1686 OUTREG(MC_CNTL, rinfo->save_regs[46]);
1687 OUTREG(MC_INIT_GFX_LAT_TIMER, rinfo->save_regs[47]);
1688 OUTREG(MC_INIT_MISC_LAT_TIMER, rinfo->save_regs[48]);
1690 rinfo->save_regs[35] & ~MEM_SDRAM_MODE_REG__MC_INIT_COMPLETE);
1691 OUTREG(MC_TIMING_CNTL, rinfo->save_regs[49]);
1692 OUTREG(MEM_REFRESH_CNTL, rinfo->save_regs[42]);
1693 OUTREG(MC_READ_CNTL_AB, rinfo->save_regs[50]);
1694 OUTREG(MC_CHIP_IO_OE_CNTL_AB, rinfo->save_regs[52]);
1695 OUTREG(MC_IOPAD_CNTL, rinfo->save_regs[51]);
1696 OUTREG(MC_DEBUG, rinfo->save_regs[53]);
1698 OUTMC(rinfo, ixR300_MC_MC_INIT_WR_LAT_TIMER, rinfo->save_regs[58]);
1699 OUTMC(rinfo, ixR300_MC_IMP_CNTL, rinfo->save_regs[59]);
1700 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_C0, rinfo->save_regs[60]);
1701 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_C1, rinfo->save_regs[61]);
1702 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_D0, rinfo->save_regs[62]);
1703 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_D1, rinfo->save_regs[63]);
1704 OUTMC(rinfo, ixR300_MC_BIST_CNTL_3, rinfo->save_regs[64]);
1705 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_A0, rinfo->save_regs[65]);
1706 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_A1, rinfo->save_regs[66]);
1707 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_B0, rinfo->save_regs[67]);
1708 OUTMC(rinfo, ixR300_MC_CHP_IO_CNTL_B1, rinfo->save_regs[68]);
1709 OUTMC(rinfo, ixR300_MC_DEBUG_CNTL, rinfo->save_regs[69]);
1710 OUTMC(rinfo, ixR300_MC_DLL_CNTL, rinfo->save_regs[70]);
1711 OUTMC(rinfo, ixR300_MC_IMP_CNTL_0, rinfo->save_regs[71]);
1712 OUTMC(rinfo, ixR300_MC_ELPIDA_CNTL, rinfo->save_regs[72]);
1713 OUTMC(rinfo, ixR300_MC_READ_CNTL_CD, rinfo->save_regs[96]);
1722 OUTREG(MC_AGP_LOCATION, rinfo->save_regs[32]);
1723 OUTREG(DISPLAY_BASE_ADDR, rinfo->save_regs[31]);
1724 OUTREG(CRTC2_DISPLAY_BASE_ADDR, rinfo->save_regs[33]);
1725 OUTREG(MC_FB_LOCATION, rinfo->save_regs[30]);
1726 OUTREG(OV0_BASE_ADDR, rinfo->save_regs[80]);
1728 OUTREG(BUS_CNTL, rinfo->save_regs[36]);
1729 OUTREG(BUS_CNTL1, rinfo->save_regs[14]);
1730 OUTREG(MPP_TB_CONFIG, rinfo->save_regs[37]);
1731 OUTREG(FCP_CNTL, rinfo->save_regs[38]);
1732 OUTREG(RBBM_CNTL, rinfo->save_regs[39]);
1733 OUTREG(DAC_CNTL, rinfo->save_regs[40]);
1765 OUTREG(AGP_CNTL, rinfo->save_regs[16]);
1766 OUTREG(HOST_PATH_CNTL, rinfo->save_regs[41]);
1767 OUTREG(DISP_MISC_CNTL, rinfo->save_regs[9]);
1770 tmp = rinfo->save_regs[1]
1775 OUTREG(PAD_CTLR_MISC, rinfo->save_regs[56]);
1776 OUTREG(FW_CNTL, rinfo->save_regs[57]);
1777 OUTREG(HDP_DEBUG, rinfo->save_regs[96]);
1778 OUTREG(PAMAC0_DLY_CNTL, rinfo->save_regs[54]);
1779 OUTREG(PAMAC1_DLY_CNTL, rinfo->save_regs[55]);
1780 OUTREG(PAMAC2_DLY_CNTL, rinfo->save_regs[79]);
1797 OUTPLL(pllCLK_PIN_CNTL, rinfo->save_regs[4]);
1800 tmp = rinfo->save_regs[2] & 0xff000000;
1849 OUTPLL(pllM_SPLL_REF_FB_DIV, rinfo->save_regs[77]);
1850 OUTPLL(pllMPLL_AUX_CNTL, rinfo->save_regs[75]);
1851 OUTPLL(pllSPLL_AUX_CNTL, rinfo->save_regs[76]);
1854 OUTPLL(pllPPLL_CNTL, rinfo->save_regs[93] | 0x3);
1855 OUTPLL(pllP2PLL_CNTL, rinfo->save_regs[8] | 0x3);
1856 OUTPLL(pllMPLL_CNTL, rinfo->save_regs[73] | 0x03);
1857 OUTPLL(pllSPLL_CNTL, rinfo->save_regs[74] | 0x03);
1860 OUTMC(rinfo, ixR300_MC_DLL_CNTL, rinfo->save_regs[70]);
1863 OUTPLL(pllMDLL_RDCKA, rinfo->save_regs[98] | 0xff);
1869 OUTPLL(pllPLL_PWRMGT_CNTL, rinfo->save_regs[0]);
1904 OUTREG(FP_GEN_CNTL, rinfo->save_regs[82]);
1905 OUTREG(FP2_GEN_CNTL, rinfo->save_regs[83]);
1908 OUTREG(LVDS_GEN_CNTL, rinfo->save_regs[11] &
1910 OUTREG(LVDS_PLL_CNTL, (rinfo->save_regs[12] & ~0xf0000) | 0x20000);
1912 OUTREG(DISP_OUTPUT_CNTL, rinfo->save_regs[86]);
1915 OUTREG(GPIOPAD_A, rinfo->save_regs[19]);
1916 OUTREG(GPIOPAD_EN, rinfo->save_regs[20]);
1917 OUTREG(GPIOPAD_MASK, rinfo->save_regs[21]);
1928 OUTREG(GRPH_BUFFER_CNTL, rinfo->save_regs[94]);
1929 OUTREG(GRPH2_BUFFER_CNTL, rinfo->save_regs[95]);
1946 OUTREG(MC_CNTL, rinfo->save_regs[46]);
1947 OUTREG(MC_INIT_GFX_LAT_TIMER, rinfo->save_regs[47]);
1948 OUTREG(MC_INIT_MISC_LAT_TIMER, rinfo->save_regs[48]);
1950 rinfo->save_regs[35] & ~MEM_SDRAM_MODE_REG__MC_INIT_COMPLETE);
1951 OUTREG(MC_TIMING_CNTL, rinfo->save_regs[49]);
1952 OUTREG(MC_READ_CNTL_AB, rinfo->save_regs[50]);
1953 OUTREG(MEM_REFRESH_CNTL, rinfo->save_regs[42]);
1954 OUTREG(MC_IOPAD_CNTL, rinfo->save_regs[51]);
1955 OUTREG(MC_DEBUG, rinfo->save_regs[53]);
1956 OUTREG(MC_CHIP_IO_OE_CNTL_AB, rinfo->save_regs[52]);
1958 OUTMC(rinfo, ixMC_IMP_CNTL, rinfo->save_regs[59] /*0x00f460d6*/);
1959 OUTMC(rinfo, ixMC_CHP_IO_CNTL_A0, rinfo->save_regs[65] /*0xfecfa666*/);
1960 OUTMC(rinfo, ixMC_CHP_IO_CNTL_A1, rinfo->save_regs[66] /*0x141555ff*/);
1961 OUTMC(rinfo, ixMC_CHP_IO_CNTL_B0, rinfo->save_regs[67] /*0xfecfa666*/);
1962 OUTMC(rinfo, ixMC_CHP_IO_CNTL_B1, rinfo->save_regs[68] /*0x141555ff*/);
1963 OUTMC(rinfo, ixMC_IMP_CNTL_0, rinfo->save_regs[71] /*0x00009249*/);
1975 OUTREG(SURFACE_CNTL, rinfo->save_regs[29]);
1976 OUTREG(MC_AGP_LOCATION, rinfo->save_regs[32]);
1977 OUTREG(DISPLAY_BASE_ADDR, rinfo->save_regs[31]);
1978 OUTREG(CRTC2_DISPLAY_BASE_ADDR, rinfo->save_regs[33]);
1979 OUTREG(MC_FB_LOCATION, rinfo->save_regs[30]);
1980 OUTREG(OV0_BASE_ADDR, rinfo->save_regs[80]);
1981 OUTREG(BUS_CNTL, rinfo->save_regs[36]);
1982 OUTREG(BUS_CNTL1, rinfo->save_regs[14]);
1983 OUTREG(MPP_TB_CONFIG, rinfo->save_regs[37]);
1984 OUTREG(FCP_CNTL, rinfo->save_regs[38]);
1985 OUTREG(RBBM_CNTL, rinfo->save_regs[39]);
1987 OUTREG(DAC_CNTL, rinfo->save_regs[40]);
2014 OUTPLL(pllAGP_PLL_CNTL, rinfo->save_regs[78]);
2016 OUTREG(PAMAC0_DLY_CNTL, rinfo->save_regs[54]);
2017 OUTREG(PAMAC1_DLY_CNTL, rinfo->save_regs[55]);
2018 OUTREG(PAMAC2_DLY_CNTL, rinfo->save_regs[79]);
2020 OUTREG(AGP_CNTL, rinfo->save_regs[16]);
2021 OUTREG(HOST_PATH_CNTL, rinfo->save_regs[41]); /* MacOS sets that to 0 !!! */
2022 OUTREG(DISP_MISC_CNTL, rinfo->save_regs[9]);
2024 tmp = rinfo->save_regs[1]
2029 OUTREG(FW_CNTL, rinfo->save_regs[57]);
2036 OUTPLL(pllCLK_PIN_CNTL, rinfo->save_regs[4]);
2039 tmp = rinfo->save_regs[2] & 0xff000000;
2078 OUTPLL(pllM_SPLL_REF_FB_DIV, rinfo->save_regs[77]);
2079 OUTPLL(pllMPLL_AUX_CNTL, rinfo->save_regs[75]);
2080 OUTPLL(pllSPLL_AUX_CNTL, rinfo->save_regs[76]);
2083 OUTPLL(pllPPLL_CNTL, rinfo->save_regs[93] | 0x3);
2084 OUTPLL(pllP2PLL_CNTL, rinfo->save_regs[8] | 0x3);
2087 OUTPLL(pllMPLL_CNTL, rinfo->save_regs[73] | 0x03);
2088 OUTPLL(pllSPLL_CNTL, rinfo->save_regs[74] | 0x03);
2096 tmp = rinfo->save_regs[0];
2134 OUTREG(TV_MASTER_CNTL, rinfo->save_regs[88]);
2135 OUTREG(TV_DAC_CNTL, rinfo->save_regs[13] | 0x07000000);
2142 OUTREG(GPIOPAD_A, rinfo->save_regs[19]);
2143 OUTREG(GPIOPAD_EN, rinfo->save_regs[20]);
2144 OUTREG(GPIOPAD_MASK, rinfo->save_regs[21]);
2150 tmp |= rinfo->save_regs[34] & 0xffff0000;
2155 tmp |= rinfo->save_regs[34] & 0xffff0000;
2159 OUTREG(LVDS_GEN_CNTL, rinfo->save_regs[11] &
2162 OUTREG(LVDS_PLL_CNTL, (rinfo->save_regs[12] & ~0xf0000) | 0x20000);
2170 OUTPLL(pllSSPLL_REF_DIV, rinfo->save_regs[44] /*0x3f */);
2171 OUTPLL(pllSSPLL_DIV_0, rinfo->save_regs[45] /*0x000081bb */);
2183 OUTPLL(pllSS_INT_CNTL, rinfo->save_regs[90] & ~3);/*0x0020300c*/
2188 OUTPLL(pllPPLL_DIV_0, rinfo->save_regs[92]);
2195 OUTREG(GRPH_BUFFER_CNTL, rinfo->save_regs[94]);
2196 OUTREG(GRPH2_BUFFER_CNTL, rinfo->save_regs[95]);
2398 return rinfo->save_regs[4] != INPLL(CLK_PIN_CNTL) ||
2399 rinfo->save_regs[2] != INPLL(MCLK_CNTL) ||
2400 rinfo->save_regs[3] != INPLL(SCLK_CNTL);