Lines Matching refs:OUTREG
550 OUTREG( MC_IND_INDEX, indx | MC_IND_INDEX__MC_IND_WR_EN);
551 OUTREG( MC_IND_DATA, value);
556 OUTREG( MC_IND_INDEX, indx);
701 OUTREG(SURFACE_CNTL, rinfo->save_regs[29]);
702 OUTREG(MC_FB_LOCATION, rinfo->save_regs[30]);
703 OUTREG(DISPLAY_BASE_ADDR, rinfo->save_regs[31]);
704 OUTREG(MC_AGP_LOCATION, rinfo->save_regs[32]);
705 OUTREG(CRTC2_DISPLAY_BASE_ADDR, rinfo->save_regs[33]);
706 OUTREG(CNFG_MEMSIZE, rinfo->video_ram);
708 OUTREG(DISP_MISC_CNTL, rinfo->save_regs[9]);
709 OUTREG(DISP_PWR_MAN, rinfo->save_regs[10]);
710 OUTREG(LVDS_GEN_CNTL, rinfo->save_regs[11]);
711 OUTREG(LVDS_PLL_CNTL,rinfo->save_regs[12]);
712 OUTREG(TV_DAC_CNTL, rinfo->save_regs[13]);
713 OUTREG(BUS_CNTL1, rinfo->save_regs[14]);
714 OUTREG(CRTC_OFFSET_CNTL, rinfo->save_regs[15]);
715 OUTREG(AGP_CNTL, rinfo->save_regs[16]);
716 OUTREG(CRTC_GEN_CNTL, rinfo->save_regs[17]);
717 OUTREG(CRTC2_GEN_CNTL, rinfo->save_regs[18]);
720 OUTREG(GPIOPAD_A, rinfo->save_regs[19]);
721 OUTREG(GPIOPAD_EN, rinfo->save_regs[20]);
722 OUTREG(GPIOPAD_MASK, rinfo->save_regs[21]);
723 OUTREG(ZV_LCDPAD_A, rinfo->save_regs[22]);
724 OUTREG(ZV_LCDPAD_EN, rinfo->save_regs[23]);
725 OUTREG(ZV_LCDPAD_MASK, rinfo->save_regs[24]);
726 OUTREG(GPIO_VGA_DDC, rinfo->save_regs[25]);
727 OUTREG(GPIO_DVI_DDC, rinfo->save_regs[26]);
728 OUTREG(GPIO_MONID, rinfo->save_regs[27]);
729 OUTREG(GPIO_CRT2_DDC, rinfo->save_regs[28]);
734 OUTREG(GPIOPAD_MASK, 0x0001ffff);
735 OUTREG(GPIOPAD_EN, 0x00000400);
736 OUTREG(GPIOPAD_A, 0x00000000);
737 OUTREG(ZV_LCDPAD_MASK, 0x00000000);
738 OUTREG(ZV_LCDPAD_EN, 0x00000000);
739 OUTREG(ZV_LCDPAD_A, 0x00000000);
740 OUTREG(GPIO_VGA_DDC, 0x00030000);
741 OUTREG(GPIO_DVI_DDC, 0x00000000);
742 OUTREG(GPIO_MONID, 0x00030000);
743 OUTREG(GPIO_CRT2_DDC, 0x00000000);
787 OUTREG(BUS_CNTL1, reg);
801 OUTREG(TV_DAC_CNTL, reg);
805 OUTREG(TMDS_TRANSMITTER_CNTL, reg);
809 OUTREG(DAC_CNTL, reg);
813 OUTREG(DAC_CNTL2, reg);
817 OUTREG(TV_DAC_CNTL, reg);
909 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) &
962 OUTREG(BUS_CNTL1, INREG(BUS_CNTL1) | BUS_CNTL1__AGPCLK_VALID);
963 OUTREG(BUS_CNTL1,
967 OUTREG(BUS_CNTL1, INREG(BUS_CNTL1));
968 OUTREG(BUS_CNTL1, (INREG(BUS_CNTL1) & ~0x4000) | 0x8000);
973 OUTREG(CRTC_OFFSET_CNTL, (INREG(CRTC_OFFSET_CNTL)
981 OUTREG(AGP_CNTL,
1006 OUTREG(DISP_MISC_CNTL, disp_mis_cntl);
1028 OUTREG(DISP_PWR_MAN, disp_pwr_man);
1046 OUTREG(DISP_PWR_MAN, disp_pwr_man);
1049 OUTREG( CRTC_GEN_CNTL, (INREG( CRTC_GEN_CNTL) & ~CRTC_GEN_CNTL__CRTC_EN)
1051 OUTREG( CRTC2_GEN_CNTL, (INREG( CRTC2_GEN_CNTL) & ~CRTC2_GEN_CNTL__CRTC2_EN)
1108 OUTREG( MEM_SDRAM_MODE_REG, mem_sdram_mode);
1113 OUTREG( MEM_SDRAM_MODE_REG, mem_sdram_mode);
1118 OUTREG( MEM_SDRAM_MODE_REG, mem_sdram_mode);
1256 OUTREG( CRTC_MORE_CNTL, 0);
1257 OUTREG( FP_GEN_CNTL, 0);
1258 OUTREG( FP2_GEN_CNTL,0);
1260 OUTREG( CRTC_GEN_CNTL, (crtcGenCntl | CRTC_GEN_CNTL__CRTC_DISP_REQ_EN_B) );
1261 OUTREG( CRTC2_GEN_CNTL, (crtcGenCntl2 | CRTC2_GEN_CNTL__CRTC2_DISP_REQ_EN_B) );
1283 OUTREG( MEM_REFRESH_CNTL, memRefreshCntl
1304 OUTREG(MEM_SDRAM_MODE_REG, sdram_mode_reg);
1314 OUTREG(MEM_SDRAM_MODE_REG, sdram_mode_reg);
1320 OUTREG(MEM_REFRESH_CNTL, memRefreshCntl);
1329 OUTREG(MEM_REFRESH_CNTL, memRefreshCntl
1334 OUTREG(MEM_SDRAM_MODE_REG,
1341 OUTREG(MEM_SDRAM_MODE_REG,
1344 OUTREG( MEM_REFRESH_CNTL, memRefreshCntl);
1351 OUTREG( EXT_MEM_CNTL, memRefreshCntl | (1 << 20));
1354 OUTREG( MEM_SDRAM_MODE_REG,
1372 OUTREG( MEM_SDRAM_MODE_REG,
1375 OUTREG(EXT_MEM_CNTL, memRefreshCntl);
1383 OUTREG( MEM_REFRESH_CNTL, memRefreshCntl
1387 OUTREG( MEM_SDRAM_MODE_REG,
1413 OUTREG( MEM_SDRAM_MODE_REG,
1416 OUTREG( MEM_REFRESH_CNTL, memRefreshCntl);
1419 OUTREG( CRTC_GEN_CNTL, crtcGenCntl);
1420 OUTREG( CRTC2_GEN_CNTL, crtcGenCntl2);
1421 OUTREG( FP_GEN_CNTL, fp_gen_cntl);
1422 OUTREG( FP2_GEN_CNTL, fp2_gen_cntl);
1424 OUTREG( CRTC_MORE_CNTL, crtc_more_cntl);
1436 OUTREG(PAD_CTLR_STRENGTH, INREG(PAD_CTLR_STRENGTH) & ~PAD_MANUAL_OVERRIDE);
1557 OUTREG(VGA_DDA_ON_OFF, r2ec);
1571 OUTREG(VGA_DDA_ON_OFF, r2ec);
1584 OUTREG(VGA_DDA_ON_OFF, r2ec);
1603 OUTREG(VGA_DDA_ON_OFF, r2ec);
1608 OUTREG(LVDS_GEN_CNTL, tmp | LVDS_EN);
1614 OUTREG(LVDS_PLL_CNTL, tmp);
1686 OUTREG(MC_CNTL, rinfo->save_regs[46]);
1687 OUTREG(MC_INIT_GFX_LAT_TIMER, rinfo->save_regs[47]);
1688 OUTREG(MC_INIT_MISC_LAT_TIMER, rinfo->save_regs[48]);
1689 OUTREG(MEM_SDRAM_MODE_REG,
1691 OUTREG(MC_TIMING_CNTL, rinfo->save_regs[49]);
1692 OUTREG(MEM_REFRESH_CNTL, rinfo->save_regs[42]);
1693 OUTREG(MC_READ_CNTL_AB, rinfo->save_regs[50]);
1694 OUTREG(MC_CHIP_IO_OE_CNTL_AB, rinfo->save_regs[52]);
1695 OUTREG(MC_IOPAD_CNTL, rinfo->save_regs[51]);
1696 OUTREG(MC_DEBUG, rinfo->save_regs[53]);
1714 OUTREG(MC_IND_INDEX, 0);
1722 OUTREG(MC_AGP_LOCATION, rinfo->save_regs[32]);
1723 OUTREG(DISPLAY_BASE_ADDR, rinfo->save_regs[31]);
1724 OUTREG(CRTC2_DISPLAY_BASE_ADDR, rinfo->save_regs[33]);
1725 OUTREG(MC_FB_LOCATION, rinfo->save_regs[30]);
1726 OUTREG(OV0_BASE_ADDR, rinfo->save_regs[80]);
1727 OUTREG(CNFG_MEMSIZE, rinfo->video_ram);
1728 OUTREG(BUS_CNTL, rinfo->save_regs[36]);
1729 OUTREG(BUS_CNTL1, rinfo->save_regs[14]);
1730 OUTREG(MPP_TB_CONFIG, rinfo->save_regs[37]);
1731 OUTREG(FCP_CNTL, rinfo->save_regs[38]);
1732 OUTREG(RBBM_CNTL, rinfo->save_regs[39]);
1733 OUTREG(DAC_CNTL, rinfo->save_regs[40]);
1734 OUTREG(DAC_MACRO_CNTL, (INREG(DAC_MACRO_CNTL) & ~0x6) | 8);
1735 OUTREG(DAC_MACRO_CNTL, (INREG(DAC_MACRO_CNTL) & ~0x6) | 8);
1738 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | DAC2_EXPAND_MODE);
1751 OUTREG(SURFACE_CNTL, 0);
1758 OUTREG(TV_DAC_CNTL, tmp);
1762 OUTREG(TV_DAC_CNTL, tmp);
1765 OUTREG(AGP_CNTL, rinfo->save_regs[16]);
1766 OUTREG(HOST_PATH_CNTL, rinfo->save_regs[41]);
1767 OUTREG(DISP_MISC_CNTL, rinfo->save_regs[9]);
1775 OUTREG(PAD_CTLR_MISC, rinfo->save_regs[56]);
1776 OUTREG(FW_CNTL, rinfo->save_regs[57]);
1777 OUTREG(HDP_DEBUG, rinfo->save_regs[96]);
1778 OUTREG(PAMAC0_DLY_CNTL, rinfo->save_regs[54]);
1779 OUTREG(PAMAC1_DLY_CNTL, rinfo->save_regs[55]);
1780 OUTREG(PAMAC2_DLY_CNTL, rinfo->save_regs[79]);
1786 OUTREG(CRTC_GEN_CNTL, INREG(CRTC_GEN_CNTL)
1788 OUTREG(CRTC2_GEN_CNTL, INREG(CRTC2_GEN_CNTL)
1793 OUTREG(MEM_REFRESH_CNTL, INREG(MEM_REFRESH_CNTL)
1892 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | 0x20);
1894 OUTREG(PALETTE_30_DATA, 0x15555555);
1895 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~20);
1898 OUTREG(PALETTE_30_DATA, 0x15555555);
1900 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~0x20);
1904 OUTREG(FP_GEN_CNTL, rinfo->save_regs[82]);
1905 OUTREG(FP2_GEN_CNTL, rinfo->save_regs[83]);
1908 OUTREG(LVDS_GEN_CNTL, rinfo->save_regs[11] &
1910 OUTREG(LVDS_PLL_CNTL, (rinfo->save_regs[12] & ~0xf0000) | 0x20000);
1912 OUTREG(DISP_OUTPUT_CNTL, rinfo->save_regs[86]);
1915 OUTREG(GPIOPAD_A, rinfo->save_regs[19]);
1916 OUTREG(GPIOPAD_EN, rinfo->save_regs[20]);
1917 OUTREG(GPIOPAD_MASK, rinfo->save_regs[21]);
1924 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) | LVDS_DIGON | LVDS_ON);
1928 OUTREG(GRPH_BUFFER_CNTL, rinfo->save_regs[94]);
1929 OUTREG(GRPH2_BUFFER_CNTL, rinfo->save_regs[95]);
1946 OUTREG(MC_CNTL, rinfo->save_regs[46]);
1947 OUTREG(MC_INIT_GFX_LAT_TIMER, rinfo->save_regs[47]);
1948 OUTREG(MC_INIT_MISC_LAT_TIMER, rinfo->save_regs[48]);
1949 OUTREG(MEM_SDRAM_MODE_REG,
1951 OUTREG(MC_TIMING_CNTL, rinfo->save_regs[49]);
1952 OUTREG(MC_READ_CNTL_AB, rinfo->save_regs[50]);
1953 OUTREG(MEM_REFRESH_CNTL, rinfo->save_regs[42]);
1954 OUTREG(MC_IOPAD_CNTL, rinfo->save_regs[51]);
1955 OUTREG(MC_DEBUG, rinfo->save_regs[53]);
1956 OUTREG(MC_CHIP_IO_OE_CNTL_AB, rinfo->save_regs[52]);
1964 OUTREG(MC_IND_INDEX, 0);
1965 OUTREG(CNFG_MEMSIZE, rinfo->video_ram);
1975 OUTREG(SURFACE_CNTL, rinfo->save_regs[29]);
1976 OUTREG(MC_AGP_LOCATION, rinfo->save_regs[32]);
1977 OUTREG(DISPLAY_BASE_ADDR, rinfo->save_regs[31]);
1978 OUTREG(CRTC2_DISPLAY_BASE_ADDR, rinfo->save_regs[33]);
1979 OUTREG(MC_FB_LOCATION, rinfo->save_regs[30]);
1980 OUTREG(OV0_BASE_ADDR, rinfo->save_regs[80]);
1981 OUTREG(BUS_CNTL, rinfo->save_regs[36]);
1982 OUTREG(BUS_CNTL1, rinfo->save_regs[14]);
1983 OUTREG(MPP_TB_CONFIG, rinfo->save_regs[37]);
1984 OUTREG(FCP_CNTL, rinfo->save_regs[38]);
1985 OUTREG(RBBM_CNTL, rinfo->save_regs[39]);
1987 OUTREG(DAC_CNTL, rinfo->save_regs[40]);
1988 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | DAC2_EXPAND_MODE);
2001 OUTREG(SURFACE_CNTL, 0);
2008 OUTREG(TV_DAC_CNTL, tmp);
2012 OUTREG(TV_DAC_CNTL, tmp);
2016 OUTREG(PAMAC0_DLY_CNTL, rinfo->save_regs[54]);
2017 OUTREG(PAMAC1_DLY_CNTL, rinfo->save_regs[55]);
2018 OUTREG(PAMAC2_DLY_CNTL, rinfo->save_regs[79]);
2020 OUTREG(AGP_CNTL, rinfo->save_regs[16]);
2021 OUTREG(HOST_PATH_CNTL, rinfo->save_regs[41]); /* MacOS sets that to 0 !!! */
2022 OUTREG(DISP_MISC_CNTL, rinfo->save_regs[9]);
2029 OUTREG(FW_CNTL, rinfo->save_regs[57]);
2032 OUTREG(MEM_REFRESH_CNTL, INREG(MEM_REFRESH_CNTL)
2106 OUTREG(CRTC_GEN_CNTL, 0x04000000);
2107 OUTREG(CRTC2_GEN_CNTL, 0x04000000);
2108 OUTREG(FP_GEN_CNTL, 0x00004008);
2109 OUTREG(FP2_GEN_CNTL, 0x00000008);
2110 OUTREG(LVDS_GEN_CNTL, 0x08000008);
2122 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | 0x20);
2124 OUTREG(PALETTE_30_DATA, 0x15555555);
2125 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~20);
2128 OUTREG(PALETTE_30_DATA, 0x15555555);
2130 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~0x20);
2134 OUTREG(TV_MASTER_CNTL, rinfo->save_regs[88]);
2135 OUTREG(TV_DAC_CNTL, rinfo->save_regs[13] | 0x07000000);
2142 OUTREG(GPIOPAD_A, rinfo->save_regs[19]);
2143 OUTREG(GPIOPAD_EN, rinfo->save_regs[20]);
2144 OUTREG(GPIOPAD_MASK, rinfo->save_regs[21]);
2159 OUTREG(LVDS_GEN_CNTL, rinfo->save_regs[11] &
2161 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) | LVDS_BLON);
2162 OUTREG(LVDS_PLL_CNTL, (rinfo->save_regs[12] & ~0xf0000) | 0x20000);
2169 OUTREG(0x2ec, 0x6332a020);
2184 OUTREG(0x2ec, 0x6332a3f0);
2191 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) | LVDS_DIGON | LVDS_ON);
2195 OUTREG(GRPH_BUFFER_CNTL, rinfo->save_regs[94]);
2196 OUTREG(GRPH2_BUFFER_CNTL, rinfo->save_regs[95]);
2373 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) & ~(LVDS_BL_MOD_EN));
2375 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) & ~(LVDS_EN | LVDS_ON));
2376 OUTREG(LVDS_PLL_CNTL, (INREG(LVDS_PLL_CNTL) & ~30000) | 0x20000);
2378 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) & ~(LVDS_DIGON));