Lines Matching refs:INREG
337 if ((INREG(CNFG_CNTL) & CFG_ATI_REV_ID_MASK) > CFG_ATI_REV_A13)
420 if (INREG(MEM_CNTL) & R300_MEM_USE_CD_CH_ONLY)
472 ((INREG(CNFG_CNTL) & CFG_ATI_REV_ID_MASK) < CFG_ATI_REV_A13)) ||
474 ((INREG(CNFG_CNTL) & CFG_ATI_REV_ID_MASK) <= CFG_ATI_REV_A13))) {
490 ((INREG(CNFG_CNTL) & CFG_ATI_REV_ID_MASK) < CFG_ATI_REV_A13))
501 ((INREG(CNFG_CNTL) & CFG_ATI_REV_ID_MASK) < CFG_ATI_REV_A13)) {
557 return INREG( MC_IND_DATA);
572 rinfo->save_regs[9] = INREG(DISP_MISC_CNTL);
573 rinfo->save_regs[10] = INREG(DISP_PWR_MAN);
574 rinfo->save_regs[11] = INREG(LVDS_GEN_CNTL);
575 rinfo->save_regs[13] = INREG(TV_DAC_CNTL);
576 rinfo->save_regs[14] = INREG(BUS_CNTL1);
577 rinfo->save_regs[15] = INREG(CRTC_OFFSET_CNTL);
578 rinfo->save_regs[16] = INREG(AGP_CNTL);
579 rinfo->save_regs[17] = (INREG(CRTC_GEN_CNTL) & 0xfdffffff) | 0x04000000;
580 rinfo->save_regs[18] = (INREG(CRTC2_GEN_CNTL) & 0xfdffffff) | 0x04000000;
581 rinfo->save_regs[19] = INREG(GPIOPAD_A);
582 rinfo->save_regs[20] = INREG(GPIOPAD_EN);
583 rinfo->save_regs[21] = INREG(GPIOPAD_MASK);
584 rinfo->save_regs[22] = INREG(ZV_LCDPAD_A);
585 rinfo->save_regs[23] = INREG(ZV_LCDPAD_EN);
586 rinfo->save_regs[24] = INREG(ZV_LCDPAD_MASK);
587 rinfo->save_regs[25] = INREG(GPIO_VGA_DDC);
588 rinfo->save_regs[26] = INREG(GPIO_DVI_DDC);
589 rinfo->save_regs[27] = INREG(GPIO_MONID);
590 rinfo->save_regs[28] = INREG(GPIO_CRT2_DDC);
592 rinfo->save_regs[29] = INREG(SURFACE_CNTL);
593 rinfo->save_regs[30] = INREG(MC_FB_LOCATION);
594 rinfo->save_regs[31] = INREG(DISPLAY_BASE_ADDR);
595 rinfo->save_regs[32] = INREG(MC_AGP_LOCATION);
596 rinfo->save_regs[33] = INREG(CRTC2_DISPLAY_BASE_ADDR);
599 rinfo->save_regs[35] = INREG(MEM_SDRAM_MODE_REG);
600 rinfo->save_regs[36] = INREG(BUS_CNTL);
601 rinfo->save_regs[39] = INREG(RBBM_CNTL);
602 rinfo->save_regs[40] = INREG(DAC_CNTL);
603 rinfo->save_regs[41] = INREG(HOST_PATH_CNTL);
604 rinfo->save_regs[37] = INREG(MPP_TB_CONFIG);
605 rinfo->save_regs[38] = INREG(FCP_CNTL);
608 rinfo->save_regs[12] = INREG(LVDS_PLL_CNTL);
614 rinfo->save_regs[81] = INREG(LVDS_GEN_CNTL);
618 rinfo->save_regs[42] = INREG(MEM_REFRESH_CNTL);
619 rinfo->save_regs[46] = INREG(MC_CNTL);
620 rinfo->save_regs[47] = INREG(MC_INIT_GFX_LAT_TIMER);
621 rinfo->save_regs[48] = INREG(MC_INIT_MISC_LAT_TIMER);
622 rinfo->save_regs[49] = INREG(MC_TIMING_CNTL);
623 rinfo->save_regs[50] = INREG(MC_READ_CNTL_AB);
624 rinfo->save_regs[51] = INREG(MC_IOPAD_CNTL);
625 rinfo->save_regs[52] = INREG(MC_CHIP_IO_OE_CNTL_AB);
626 rinfo->save_regs[53] = INREG(MC_DEBUG);
628 rinfo->save_regs[54] = INREG(PAMAC0_DLY_CNTL);
629 rinfo->save_regs[55] = INREG(PAMAC1_DLY_CNTL);
630 rinfo->save_regs[56] = INREG(PAD_CTLR_MISC);
631 rinfo->save_regs[57] = INREG(FW_CNTL);
665 rinfo->save_regs[79] = INREG(PAMAC2_DLY_CNTL);
667 rinfo->save_regs[80] = INREG(OV0_BASE_ADDR);
668 rinfo->save_regs[82] = INREG(FP_GEN_CNTL);
669 rinfo->save_regs[83] = INREG(FP2_GEN_CNTL);
670 rinfo->save_regs[84] = INREG(TMDS_CNTL);
671 rinfo->save_regs[85] = INREG(TMDS_TRANSMITTER_CNTL);
672 rinfo->save_regs[86] = INREG(DISP_OUTPUT_CNTL);
673 rinfo->save_regs[87] = INREG(DISP_HW_DEBUG);
674 rinfo->save_regs[88] = INREG(TV_MASTER_CNTL);
678 rinfo->save_regs[94] = INREG(GRPH_BUFFER_CNTL);
679 rinfo->save_regs[95] = INREG(GRPH2_BUFFER_CNTL);
680 rinfo->save_regs[96] = INREG(HDP_DEBUG);
780 reg = INREG(BUS_CNTL1);
796 reg = INREG(TV_DAC_CNTL);
803 reg = INREG(TMDS_TRANSMITTER_CNTL);
807 reg = INREG(DAC_CNTL);
811 reg = INREG(DAC_CNTL2);
815 reg = INREG(TV_DAC_CNTL);
909 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) &
962 OUTREG(BUS_CNTL1, INREG(BUS_CNTL1) | BUS_CNTL1__AGPCLK_VALID);
964 (INREG(BUS_CNTL1) & ~BUS_CNTL1__MOBILE_PLATFORM_SEL_MASK)
967 OUTREG(BUS_CNTL1, INREG(BUS_CNTL1));
968 OUTREG(BUS_CNTL1, (INREG(BUS_CNTL1) & ~0x4000) | 0x8000);
973 OUTREG(CRTC_OFFSET_CNTL, (INREG(CRTC_OFFSET_CNTL)
982 (INREG(AGP_CNTL) & ~(AGP_CNTL__MAX_IDLE_CLK_MASK))
991 disp_mis_cntl = INREG(DISP_MISC_CNTL);
1008 disp_pwr_man = INREG(DISP_PWR_MAN);
1033 disp_pwr_man = INREG(DISP_PWR_MAN);
1049 OUTREG( CRTC_GEN_CNTL, (INREG( CRTC_GEN_CNTL) & ~CRTC_GEN_CNTL__CRTC_EN)
1051 OUTREG( CRTC2_GEN_CNTL, (INREG( CRTC2_GEN_CNTL) & ~CRTC2_GEN_CNTL__CRTC2_EN)
1103 mem_sdram_mode = INREG( MEM_SDRAM_MODE_REG);
1126 } while ((INREG(MC_STATUS)
1138 if (INREG(MC_STATUS) & (MC_STATUS__MEM_PWRUP_COMPL_A
1203 mc = INREG(MC_CNTL);
1248 crtcGenCntl = INREG( CRTC_GEN_CNTL);
1249 crtcGenCntl2 = INREG( CRTC2_GEN_CNTL);
1251 crtc_more_cntl = INREG( CRTC_MORE_CNTL);
1252 fp_gen_cntl = INREG( FP_GEN_CNTL);
1253 fp2_gen_cntl = INREG( FP2_GEN_CNTL);
1281 memRefreshCntl = INREG( MEM_REFRESH_CNTL)
1327 memRefreshCntl = INREG( MEM_REFRESH_CNTL)
1335 INREG( MEM_SDRAM_MODE_REG) & ~MEM_SDRAM_MODE_REG__MC_INIT_COMPLETE);
1342 INREG(MEM_SDRAM_MODE_REG) | MEM_SDRAM_MODE_REG__MC_INIT_COMPLETE);
1350 memRefreshCntl = INREG(EXT_MEM_CNTL) & ~(1 << 20);
1355 INREG( MEM_SDRAM_MODE_REG)
1373 INREG( MEM_SDRAM_MODE_REG) | MEM_SDRAM_MODE_REG__MC_INIT_COMPLETE);
1381 memRefreshCntl = INREG( MEM_REFRESH_CNTL)
1388 INREG( MEM_SDRAM_MODE_REG)
1414 INREG( MEM_SDRAM_MODE_REG) | MEM_SDRAM_MODE_REG__MC_INIT_COMPLETE);
1435 INREG(PAD_CTLR_STRENGTH);
1436 OUTREG(PAD_CTLR_STRENGTH, INREG(PAD_CTLR_STRENGTH) & ~PAD_MANUAL_OVERRIDE);
1437 tmp = INREG(PAD_CTLR_STRENGTH);
1440 tmp2 = INREG(PAD_CTLR_STRENGTH);
1556 r2ec = INREG(VGA_DDA_ON_OFF);
1583 r2ec = INREG(VGA_DDA_ON_OFF);
1607 tmp = INREG(LVDS_GEN_CNTL);
1611 tmp = INREG(LVDS_PLL_CNTL);
1620 INREG(RBBM_STATUS);
1734 OUTREG(DAC_MACRO_CNTL, (INREG(DAC_MACRO_CNTL) & ~0x6) | 8);
1735 OUTREG(DAC_MACRO_CNTL, (INREG(DAC_MACRO_CNTL) & ~0x6) | 8);
1738 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | DAC2_EXPAND_MODE);
1750 INREG(SURFACE_CNTL);
1756 tmp = INREG(TV_DAC_CNTL) & ~TV_DAC_CNTL_BGADJ_MASK;
1760 tmp = INREG(TV_DAC_CNTL) & ~TV_DAC_CNTL_DACADJ_MASK;
1786 OUTREG(CRTC_GEN_CNTL, INREG(CRTC_GEN_CNTL)
1788 OUTREG(CRTC2_GEN_CNTL, INREG(CRTC2_GEN_CNTL)
1793 OUTREG(MEM_REFRESH_CNTL, INREG(MEM_REFRESH_CNTL)
1892 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | 0x20);
1895 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~20);
1900 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~0x20);
1924 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) | LVDS_DIGON | LVDS_ON);
1988 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | DAC2_EXPAND_MODE);
2000 INREG(SURFACE_CNTL);
2006 tmp = INREG(TV_DAC_CNTL) & ~TV_DAC_CNTL_BGADJ_MASK;
2010 tmp = INREG(TV_DAC_CNTL) & ~TV_DAC_CNTL_DACADJ_MASK;
2032 OUTREG(MEM_REFRESH_CNTL, INREG(MEM_REFRESH_CNTL)
2122 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) | 0x20);
2125 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~20);
2130 OUTREG(DAC_CNTL2, INREG(DAC_CNTL2) & ~0x20);
2161 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) | LVDS_BLON);
2191 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) | LVDS_DIGON | LVDS_ON);
2373 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) & ~(LVDS_BL_MOD_EN));
2375 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) & ~(LVDS_EN | LVDS_ON));
2376 OUTREG(LVDS_PLL_CNTL, (INREG(LVDS_PLL_CNTL) & ~30000) | 0x20000);
2378 OUTREG(LVDS_GEN_CNTL, INREG(LVDS_GEN_CNTL) & ~(LVDS_DIGON));