Lines Matching refs:sscr
248 uint32_t sscr;
834 writel(IOC4_SSCR_RESET, &port->ip_serial_regs->sscr);
842 writel(0, &port->ip_serial_regs->sscr);
905 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
1227 &port->ip_serial_regs->sscr);
1228 while((readl(&port->ip_serial_regs-> sscr)
1255 /* Plug in the new sscr. This implicitly clears the DMA_PAUSE
1258 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
1291 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
1346 &port->ip_serial_regs->sscr);
1347 while((readl(&port->ip_serial_regs->sscr)
1378 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
1461 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
1545 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
1569 &port->ip_serial_regs->sscr);
1570 while ((readl(&port->ip_serial_regs->sscr)
1589 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
1764 writel(port->ip_sscr, &port->ip_serial_regs->sscr);
2007 &port->ip_serial_regs->sscr);
2124 &port->ip_serial_regs->sscr);
2137 while (readl(&port->ip_serial_regs->sscr) &
2152 writel(port->ip_sscr, &port->ip_serial_regs->sscr);