Lines Matching refs:reg_w1
159 static void reg_w1(struct gspca_dev *gspca_dev,
189 reg_w1(gspca_dev, R01_TIMING_CONTROL_LOW, CMD_EEprom_Open);
191 reg_w1(gspca_dev, R03_TABLE_ADDR, i);
192 reg_w1(gspca_dev, R04_WTRAM_DATA_L, eeprom_data[i][2]);
193 reg_w1(gspca_dev, R05_WTRAM_DATA_M, eeprom_data[i][1]);
194 reg_w1(gspca_dev, R06_WTRAM_DATA_H, eeprom_data[i][0]);
195 reg_w1(gspca_dev, R08_RAM_WRITE_ACTION, 0);
197 reg_w1(gspca_dev, R07_TABLE_LEN, i);
198 reg_w1(gspca_dev, R01_TIMING_CONTROL_LOW, CMD_EEprom_Close);
219 reg_w1(gspca_dev, R3B_Test3, 0x0a); /* Test0Sel = 10 */
221 reg_w1(gspca_dev, R0E_AD_HEIGHTL, 0x90);
222 reg_w1(gspca_dev, R0F_AD_HEIGHTH, 0x01);
224 reg_w1(gspca_dev, R10_AD_COL_BEGINL, 0x44);
226 reg_w1(gspca_dev, R11_AD_COL_BEGINH, 0x00);
228 reg_w1(gspca_dev, R14_AD_ROW_BEGINL, 0x0a);
230 reg_w1(gspca_dev, R94_AD_BITCONTROL, 0x02);
231 reg_w1(gspca_dev, R91_AD_SLOPEREG, 0x00);
232 reg_w1(gspca_dev, R00_PART_CONTROL, LATENT_CHANGE | EXPO_CHANGE);
249 reg_w1(gspca_dev, R00_PART_CONTROL, LATENT_CHANGE | EXPO_CHANGE);
268 reg_w1(gspca_dev, R0C_AD_WIDTHL, 0xe8); /* 0x20; 0x0c */
269 reg_w1(gspca_dev, R0D_AD_WIDTHH, 0x03);
272 reg_w1(gspca_dev, R28_QUANT, 0x90);
276 reg_w1(gspca_dev, R29_LINE, 0x41);
280 reg_w1(gspca_dev, R29_LINE, 0x81);
284 reg_w1(gspca_dev, R2C_POLARITY, 0x10); /* slow clock */
285 reg_w1(gspca_dev, R2D_POINT, 0x14);
286 reg_w1(gspca_dev, R2E_POINTH, 0x01);
287 reg_w1(gspca_dev, R2F_POINTB, 0x12);
288 reg_w1(gspca_dev, R30_POINTBH, 0x01);
296 reg_w1(gspca_dev, R31_UPD, 0x01); /* update registers */
298 reg_w1(gspca_dev, R31_UPD, 0x00); /* end update */
308 reg_w1(gspca_dev, R3B_Test3, 0x0b); /* Test0Sel = 11 = GPIO */