Lines Matching refs:status_cfg
148 u32 status_cfg;
293 out_be32(&vr->status_cfg, SOFT_RST);
294 out_be32(&vr->status_cfg, INT_FIELD_EN);
301 u32 status_cfg;
303 out_be32(&vr->status_cfg, 0);
306 status_cfg = in_be32(&vr->status_cfg);
307 if (status_cfg & 0x3f0000)
308 out_be32(&vr->status_cfg, status_cfg & 0x3f0000);
310 if (status_cfg & DMA_ACT) {
312 status_cfg = in_be32(&vr->status_cfg);
313 if (status_cfg & INT_DMA_END_STATUS)
319 out_be32(&vr->status_cfg, SOFT_RST);
320 out_be32(&vr->status_cfg, 0);
323 out_be32(&vr->status_cfg, status_cfg & 0x3f0000);
451 reg_val.status_cfg = 0;
455 reg_val.status_cfg &= ~MODE_32BIT;
459 reg_val.status_cfg |= MODE_32BIT;
472 reg_val.status_cfg |= DMA_ACT | INT_DMA_END_EN | INT_FIELD_EN;
773 reg_val.status_cfg = 0;
783 reg_val.status_cfg &= ~MODE_32BIT;
787 reg_val.status_cfg |= MODE_32BIT;
800 reg_val.status_cfg |= DMA_ACT | INT_DMA_END_EN | INT_FIELD_EN;
1055 in_be32(&vr->status_cfg), in_be32(&vr->field_base_addr));
1075 out_be32(&vr->status_cfg,
1078 reg_val.status_cfg);
1080 out_be32(&vr->status_cfg,
1083 reg_val.status_cfg);
1131 out_be32(&vr->status_cfg,
1134 reg_val.status_cfg);
1167 status = in_be32(&vr->status_cfg);
1176 out_be32(&vr->status_cfg,
1206 status = in_be32(&vr->status_cfg);
1207 out_be32(&vr->status_cfg,
1230 u32 status_cfg;
1277 status_cfg = in_be32(&vr->status_cfg);
1278 out_be32(&vr->status_cfg,
1279 status_cfg & ~(INT_VSYNC_EN | INT_HSYNC_EN |
1283 status_cfg = in_be32(&vr->status_cfg);
1284 out_be32(&vr->status_cfg, status_cfg | INT_ALL_STATUS);
1344 out_be32(®->status_cfg, 0);