Lines Matching refs:x40
278 #define PLX_INTCSR_PCIINT_ENABLE 0x40
359 #define R_GPIO_OUT0 0x40
440 #define R_GPIO_IN0 0x40
476 #define V_STRES 0x40
477 #define V_ETRES 0x40
484 #define V_ST_CLK 0x40
487 #define V_ADDR_RES 0x40
517 #define V_ROUTING 0x40
526 #define V_LOOP_FIFO 0x40
534 #define V_SEQ_END 0x40
550 #define V_SCI_MSK_ST6 0x40
570 #define V_TX_LI 0x40
581 #define V_ST_TRIS 0x40
586 #define V_ST_D_TX 0x40
594 #define V_SCI_ST6 0x40
600 #define V_INFO0 0x40
607 #define V_ST_D_RX 0x40
609 #define V_ST_E_RX 0x40
622 #define V_RX_INV_DATA 0x40
631 #define V_MF_RESYNC 0x40
638 #define V_RES_NMF 0x40
645 #define V_TX_INV_DATA 0x40
652 #define V_NTRI 0x40
670 #define V_XS12_ON 0x40
678 #define V_IPATS1 0x40
691 #define V_JATT_AUTO 0x40
696 #define V_ALT_FR_RX 0x40
703 #define V_AIS 0x40
712 #define V_RX_E1 0x40
755 #define V_PCM_LOOP 0x40
760 #define V_ICR_FR_TIME 0x40
767 #define V_PWM1_MD 0x40
785 #define V_CONF_OFLOW6 0x40
795 #define V_RST_DTMF 0x40
814 #define V_ADDR_WRDLY 0x40
826 #define V_BRG_MD6 0x40
844 #define V_BRG_RD_SEL1 0x40
849 #define V_BRG_RD_SEL3 0x40
854 #define V_BRG_RD_SEL5 0x40
859 #define V_BRG_RD_SEL7 0x40
869 #define V_RX_EOMF_MSK 0x40
889 #define V_IRQ_FIFO_BL6 0x40
898 #define V_RX_EOMF 0x40
907 #define V_MISC_IRQSTA 0x40
916 #define V_IRQ_FIFO3_TX 0x40
925 #define V_IRQ_FIFO7_TX 0x40
934 #define V_IRQ_FIFO11_TX 0x40
943 #define V_IRQ_FIFO15_TX 0x40
952 #define V_IRQ_FIFO19_TX 0x40
961 #define V_IRQ_FIFO23_TX 0x40
970 #define V_IRQ_FIFO27_TX 0x40
979 #define V_IRQ_FIFO31_TX 0x40
990 #define V_GPIO_OUT6 0x40
999 #define V_GPIO_OUT14 0x40
1008 #define V_GPIO_EN6 0x40
1017 #define V_GPIO_EN14 0x40
1026 #define V_GPIO_SEL6 0x40
1035 #define V_GPIO_IN6 0x40
1044 #define V_GPIO_IN14 0x40
1053 #define V_GPI_IN6 0x40
1062 #define V_GPI_IN14 0x40
1071 #define V_GPI_IN22 0x40
1080 #define V_GPI_IN30 0x40
1140 {"R_GPIO_OUT0", 0x40},
1213 {"R_GPIO_IN0", 0x40},