Lines Matching refs:_r
137 #define ELF_PLAT_INIT(_r, load_addr) \
138 do { _r->regs[0]=0; _r->regs[1]=0; _r->regs[2]=0; _r->regs[3]=0; \
139 _r->regs[4]=0; _r->regs[5]=0; _r->regs[6]=0; _r->regs[7]=0; \
140 _r->regs[8]=0; _r->regs[9]=0; _r->regs[10]=0; _r->regs[11]=0; \
141 _r->regs[12]=0; _r->regs[13]=0; _r->regs[14]=0; _r->regs[15]=0; \
142 _r->regs[16]=0; _r->regs[17]=0; _r->regs[18]=0; _r->regs[19]=0; \
143 _r->regs[20]=0; _r->regs[21]=0; _r->regs[22]=0; _r->regs[23]=0; \
144 _r->regs[24]=0; _r->regs[25]=0; _r->regs[26]=0; _r->regs[27]=0; \
145 _r->regs[28]=0; _r->regs[29]=0; _r->regs[30]=0; _r->regs[31]=0; \
146 _r->regs[32]=0; _r->regs[33]=0; _r->regs[34]=0; _r->regs[35]=0; \
147 _r->regs[36]=0; _r->regs[37]=0; _r->regs[38]=0; _r->regs[39]=0; \
148 _r->regs[40]=0; _r->regs[41]=0; _r->regs[42]=0; _r->regs[43]=0; \
149 _r->regs[44]=0; _r->regs[45]=0; _r->regs[46]=0; _r->regs[47]=0; \
150 _r->regs[48]=0; _r->regs[49]=0; _r->regs[50]=0; _r->regs[51]=0; \
151 _r->regs[52]=0; _r->regs[53]=0; _r->regs[54]=0; _r->regs[55]=0; \
152 _r->regs[56]=0; _r->regs[57]=0; _r->regs[58]=0; _r->regs[59]=0; \
153 _r->regs[60]=0; _r->regs[61]=0; _r->regs[62]=0; \
154 _r->tregs[0]=0; _r->tregs[1]=0; _r->tregs[2]=0; _r->tregs[3]=0; \
155 _r->tregs[4]=0; _r->tregs[5]=0; _r->tregs[6]=0; _r->tregs[7]=0; \
156 _r->sr = SR_FD | SR_MMU; } while (0)
158 #define ELF_PLAT_INIT(_r, load_addr) \
159 do { _r->regs[0]=0; _r->regs[1]=0; _r->regs[2]=0; _r->regs[3]=0; \
160 _r->regs[4]=0; _r->regs[5]=0; _r->regs[6]=0; _r->regs[7]=0; \
161 _r->regs[8]=0; _r->regs[9]=0; _r->regs[10]=0; _r->regs[11]=0; \
162 _r->regs[12]=0; _r->regs[13]=0; _r->regs[14]=0; \
163 _r->sr = SR_FD; } while (0)
165 #define ELF_FDPIC_PLAT_INIT(_r, _exec_map_addr, _interp_map_addr, \
168 _r->regs[0] = 0; \
169 _r->regs[1] = 0; \
170 _r->regs[2] = 0; \
171 _r->regs[3] = 0; \
172 _r->regs[4] = 0; \
173 _r->regs[5] = 0; \
174 _r->regs[6] = 0; \
175 _r->regs[7] = 0; \
176 _r->regs[8] = _exec_map_addr; \
177 _r->regs[9] = _interp_map_addr; \
178 _r->regs[10] = _dynamic_addr; \
179 _r->regs[11] = 0; \
180 _r->regs[12] = 0; \
181 _r->regs[13] = 0; \
182 _r->regs[14] = 0; \
183 _r->sr = SR_FD; \