Lines Matching refs:mtspr
79 mtspr SPRN_SRR1,r0
82 mtspr SPRN_SRR0,r0
113 mtspr SPRN_SPRG_SCRATCH0,r10; /* save two registers to work with */\
114 mtspr SPRN_SPRG_SCRATCH1,r11; \
115 mtspr SPRN_SPRG_SCRATCH2,r1; \
268 mtspr SPRN_SPRG_SCRATCH0, r10 /* Save some working registers */
269 mtspr SPRN_SPRG_SCRATCH1, r11
278 mtspr SPRN_SPRG_SCRATCH3, r12
279 mtspr SPRN_SPRG_SCRATCH4, r9
282 mtspr SPRN_SPRG_SCRATCH6, r11
283 mtspr SPRN_SPRG_SCRATCH5, r12
305 mtspr SPRN_PID, r9 /* TLB will have 0 TID */
353 mtspr SPRN_PID, r12
360 mtspr SPRN_PID, r12
378 mtspr SPRN_PID, r12
385 mtspr SPRN_PID, r12
441 mtspr SPRN_TSR,r0 /* Clear the PIT exception */
452 mtspr SPRN_SPRG_SCRATCH0, r10 /* Save some working registers */
453 mtspr SPRN_SPRG_SCRATCH1, r11
462 mtspr SPRN_SPRG_SCRATCH3, r12
463 mtspr SPRN_SPRG_SCRATCH4, r9
466 mtspr SPRN_SPRG_SCRATCH6, r11
467 mtspr SPRN_SPRG_SCRATCH5, r12
480 mtspr SPRN_PID, r9 /* TLB will have 0 TID */
531 mtspr SPRN_PID, r12
538 mtspr SPRN_PID, r12
552 mtspr SPRN_SPRG_SCRATCH0, r10 /* Save some working registers */
553 mtspr SPRN_SPRG_SCRATCH1, r11
562 mtspr SPRN_SPRG_SCRATCH3, r12
563 mtspr SPRN_SPRG_SCRATCH4, r9
566 mtspr SPRN_SPRG_SCRATCH6, r11
567 mtspr SPRN_SPRG_SCRATCH5, r12
580 mtspr SPRN_PID, r9 /* TLB will have 0 TID */
631 mtspr SPRN_PID, r12
638 mtspr SPRN_PID, r12
706 mtspr SPRN_DBSR,r10
712 mtspr SPRN_SRR2,r12
713 mtspr SPRN_SRR3,r9
784 mtspr SPRN_PID, r12
791 mtspr SPRN_PID, r12
821 mtspr SPRN_SPRG_THREAD,r4
852 mtspr SPRN_SRR0,r4
853 mtspr SPRN_SRR1,r3
878 mtspr SPRN_SRR0,r3
879 mtspr SPRN_SRR1,r4
906 mtspr SPRN_PID,r0
950 mtspr SPRN_EVPR,r0
957 mtspr SPRN_DBCR0,r13
970 mtspr SPRN_PID,r3