Lines Matching defs:MX27_AIPI_BASE_ADDR
31 #define MX27_AIPI_BASE_ADDR 0x10000000
34 #define MX27_DMA_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x01000)
35 #define MX27_WDOG_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x02000)
36 #define MX27_GPT1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x03000)
37 #define MX27_GPT2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x04000)
38 #define MX27_GPT3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x05000)
39 #define MX27_PWM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x06000)
40 #define MX27_RTC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x07000)
41 #define MX27_KPP_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x08000)
42 #define MX27_OWIRE_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x09000)
43 #define MX27_UART1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0a000)
44 #define MX27_UART2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0b000)
45 #define MX27_UART3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0c000)
46 #define MX27_UART4_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0d000)
47 #define MX27_CSPI1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0e000)
48 #define MX27_CSPI2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x0f000)
49 #define MX27_SSI1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x10000)
50 #define MX27_SSI2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x11000)
51 #define MX27_I2C1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x12000)
52 #define MX27_SDHC1_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x13000)
53 #define MX27_SDHC2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x14000)
54 #define MX27_GPIO_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x15000)
55 #define MX27_AUDMUX_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x16000)
56 #define MX27_CSPI3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x17000)
57 #define MX27_MSHC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x18000)
58 #define MX27_GPT5_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x19000)
59 #define MX27_GPT4_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1a000)
60 #define MX27_UART5_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1b000)
61 #define MX27_UART6_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1c000)
62 #define MX27_I2C2_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1d000)
63 #define MX27_SDHC3_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1e000)
64 #define MX27_GPT6_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x1f000)
65 #define MX27_LCDC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x21000)
66 #define MX27_SLCDC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x22000)
67 #define MX27_VPU_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x23000)
68 #define MX27_USBOTG_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x24000)
70 #define MX27_SAHARA_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x25000)
71 #define MX27_EMMA_PP_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x26000)
72 #define MX27_EMMA_PRP_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x26400)
73 #define MX27_CCM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x27000)
74 #define MX27_SYSCTRL_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x27800)
75 #define MX27_IIM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x28000)
76 #define MX27_RTIC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x2a000)
77 #define MX27_FEC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x2b000)
78 #define MX27_SCC_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x2c000)
79 #define MX27_ETB_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3b000)
80 #define MX27_ETB_RAM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3c000)
81 #define MX27_JAM_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3e000)
82 #define MX27_MAX_BASE_ADDR (MX27_AIPI_BASE_ADDR + 0x3f000)