Lines Matching refs:MX1_IO_BASE_ADDR
20 #define MX1_IO_BASE_ADDR 0x00200000
45 #define MX1_AIPI1_BASE_ADDR (0x00000 + MX1_IO_BASE_ADDR)
46 #define MX1_WDT_BASE_ADDR (0x01000 + MX1_IO_BASE_ADDR)
47 #define MX1_TIM1_BASE_ADDR (0x02000 + MX1_IO_BASE_ADDR)
48 #define MX1_TIM2_BASE_ADDR (0x03000 + MX1_IO_BASE_ADDR)
49 #define MX1_RTC_BASE_ADDR (0x04000 + MX1_IO_BASE_ADDR)
50 #define MX1_LCDC_BASE_ADDR (0x05000 + MX1_IO_BASE_ADDR)
51 #define MX1_UART1_BASE_ADDR (0x06000 + MX1_IO_BASE_ADDR)
52 #define MX1_UART2_BASE_ADDR (0x07000 + MX1_IO_BASE_ADDR)
53 #define MX1_PWM_BASE_ADDR (0x08000 + MX1_IO_BASE_ADDR)
54 #define MX1_DMA_BASE_ADDR (0x09000 + MX1_IO_BASE_ADDR)
55 #define MX1_AIPI2_BASE_ADDR (0x10000 + MX1_IO_BASE_ADDR)
56 #define MX1_SIM_BASE_ADDR (0x11000 + MX1_IO_BASE_ADDR)
57 #define MX1_USBD_BASE_ADDR (0x12000 + MX1_IO_BASE_ADDR)
58 #define MX1_SPI1_BASE_ADDR (0x13000 + MX1_IO_BASE_ADDR)
59 #define MX1_MMC_BASE_ADDR (0x14000 + MX1_IO_BASE_ADDR)
60 #define MX1_ASP_BASE_ADDR (0x15000 + MX1_IO_BASE_ADDR)
61 #define MX1_BTA_BASE_ADDR (0x16000 + MX1_IO_BASE_ADDR)
62 #define MX1_I2C_BASE_ADDR (0x17000 + MX1_IO_BASE_ADDR)
63 #define MX1_SSI_BASE_ADDR (0x18000 + MX1_IO_BASE_ADDR)
64 #define MX1_SPI2_BASE_ADDR (0x19000 + MX1_IO_BASE_ADDR)
65 #define MX1_MSHC_BASE_ADDR (0x1A000 + MX1_IO_BASE_ADDR)
66 #define MX1_CCM_BASE_ADDR (0x1B000 + MX1_IO_BASE_ADDR)
67 #define MX1_SCM_BASE_ADDR (0x1B804 + MX1_IO_BASE_ADDR)
68 #define MX1_GPIO_BASE_ADDR (0x1C000 + MX1_IO_BASE_ADDR)
69 #define MX1_EIM_BASE_ADDR (0x20000 + MX1_IO_BASE_ADDR)
70 #define MX1_SDRAMC_BASE_ADDR (0x21000 + MX1_IO_BASE_ADDR)
71 #define MX1_MMA_BASE_ADDR (0x22000 + MX1_IO_BASE_ADDR)
72 #define MX1_AVIC_BASE_ADDR (0x23000 + MX1_IO_BASE_ADDR)
73 #define MX1_CSI_BASE_ADDR (0x24000 + MX1_IO_BASE_ADDR)
171 #define IMX_IO_PHYS MX1_IO_BASE_ADDR