• Home
  • History
  • Annotate
  • Raw
  • Download
  • only in /netgear-R7000-V1.0.7.12_1.2.5/ap/gpl/minidlna/ffmpeg-2.3.4/libavcodec/arm/

Lines Matching refs:q3

83 @ Input columns: q0 q1 q2 q3
84 @ Output columns: q0 q1 q2 q3
100 vmul.i16 q11, q3, d0[1] @ t4 = 22 * (src[3])
105 vmla.i16 q10, q3, d1[0] @ t3 += 10 * src[3]
109 vhsub.s16 q3, q8, q10 @ dst[3] = (t1 - t3) >> 1
115 vshr.s16 q3, q3, #(\rshift - 1) @ dst[3] >>= (rshift - 1)
157 @ q3 src[24]|src[56]
163 vshl.i16 q12, q3, #4 @ temp3a|temp4a = 16 * src[24]|src[56]
164 vswp d6, d7 @ q3 = src[56]|src[24]
166 vshl.i16 q2, q3, #2 @ temp1|temp2 = 4 * (src[56]|src[24])
167 vswp d3, d6 @ q1 = src[40]|src[56], q3 = src[8]|src[24]
170 vmul.i16 q12, q3, d0[3] @ temp3|temp4 = 9 * src[8]|src[24]
172 vswp d6, d7 @ q3 = src[24]|src[8]
188 vmla.i16 q8, q3, d0[2] @ t1|t2 += 15 * src[24]|src[8]
202 vadd.i16 q3, q15, q10 @ line[7,6] = t5|t6 + 1
212 vhsub.s16 q3, q3, q8 @ line[7,6] = (t5|t6 - t1|t2 + 1) >> 1
215 vhsub.s16 q3, q10, q8 @ line[7,6] = (t5|t6 - t1|t2) >> 1
221 vshr.s16 q11, q3, #(\rshift - 1)
243 vshl.i16 q3, q14, #3 @ temp4 = 16/2 * src[48]
254 vsub.i16 q2, q2, q3 @ t4 = 6/2 * src[16] - 16/2 * src[48]
256 @ unused: q3
260 @ unused: q3, q10, q14
266 @ q3
276 @ unused: q3, q10, q14
278 vshl.i16 q3, q9, #4 @ t1 = 16 * src[8]
285 vmla.i16 q3, q11, d0[0] @ t1 += 15 * src[24]
290 vmla.i16 q3, q13, d0[1] @ t1 += 9 * src[40]
309 vmla.i16 q3, q15, d1[1] @ t1 += 4 * src[56]
316 @ t1 q3
342 vadd.i16 q8, q11, q3 @ q8 = t5half + t1
344 vsub.i16 q3, q3, q12 @ q3 = t1 - 1
359 vsub.i16 q3, q11, q3 @ q3 = t5half - t1 + 1
367 vhadd.s16 q3, q11, q3 @ q3 = (t5half + t5half - t1 + 1) >> 1
392 vshr.s16 q15, q3, #(\rshift - 1) @ q15 = line[7]
432 vld1.64 {q2-q3}, [r2,:128]
434 transpose16 q0 q1 q2 q3 @ transpose rows to columns
468 transpose16 q0 q1 q2 q3 @ turn columns into rows
474 @ row[3] q3
499 vaddw.u8 q3, q3, d31 @ line[3] += dest[3]
504 vqmovun.s16 d3, q3 @ line[3]
532 @ dst[3] = q3
534 transpose16 q0 q1 q2 q3 @ Transpose rows (registers) into columns
585 vmul.i16 q3, q14, q1 @ t3|t4 = 22 * (src[1]|src[3])
590 vadd.i16 q0, q2, q3 @ dst[0,2] = (t1|t2 + t3|t4)
591 vsub.i16 q1, q2, q3 @ dst[3,1] = (t1|t2 - t3|t4)
802 @ q3 [hv] src[stride * 2]
874 vext.16 q3, q0, q1, #3
1084 vaddw.u8 q3, q1, d0
1088 vqmovun.s16 d0, q3
1125 vaddw.u8 q3, q1, d0
1129 vqmovun.s16 d0, q3
1166 vaddw.u8 q3, q1, d1
1169 vqmovun.s16 d1, q3