• Home
  • History
  • Annotate
  • Raw
  • Download
  • only in /netgear-R7000-V1.0.7.12_1.2.5/ap/gpl/minidlna/ffmpeg-2.3.4/libavcodec/arm/

Lines Matching refs:d2

45         @   column[1]   d2
56 @ column[2] d2
122 @ Input columns: d0 d2 d4 d6 d1 d3 d5 d7
128 @ src[8] d2
162 vswp d2, d3 @ q1 = src[40]|src[8]
173 vswp d2, d3 @ q1 = src[56]|src[40]
438 @ src[1] d2
450 vmov d2, d17
460 @ dst[1] d2
481 @ line[1].l d2
503 vqmovun.s16 d2, q2 @ line[2]
508 vst1.64 {d2}, [r0,:64], r1
517 vld4.16 {d0[], d2[], d4[], d6[]}, [r2,:64], r12 @ read each column into a q register
518 vld4.16 {d0[1], d2[1], d4[1], d6[1]}, [r2,:64], r12
519 vld4.16 {d0[2], d2[2], d4[2], d6[2]}, [r2,:64], r12
520 vld4.16 {d0[3], d2[3], d4[3], d6[3]}, [r2,:64], r12
588 vmls.i16 d7, d30, d2 @ t4 -= 10 * src[1]
599 vld4.16 {d0[], d1[], d2[], d3[]}, [r2,:64], r12 @ read each column into a register
600 vld4.16 {d0[1], d1[1], d2[1], d3[1]}, [r2,:64], r12
601 vld4.16 {d0[2], d1[2], d2[2], d3[2]}, [r2,:64], r12
602 vld4.16 {d0[3], d1[3], d2[3], d3[3]}, [r2,:64]
604 vswp d1, d2 @ so that we can later access column 1 and column 3 as a single q1 register
610 @ src[1] = d2
620 @ dst[3] = d2
622 transpose16 d0 d3 d1 d2 @ Transpose rows (registers) into columns
628 @ src[24] = d2
630 vswp d2, d3 @ so that we can later access column 1 and column 3 in order as a single q1 register
634 @ src[8] = d2
644 @ line[3] = d2
797 @ d2 src[stride]
834 vld1.64 {d2,d3}, [r1], r2
841 mspel_filter q11 q11 d0 d2 d4 d6 \filter_v_a \filter_v_b \filter_v_c \filter_v_d d28 d29 d30 d31 q13 \filter_shift narrow=0
846 mspel_filter q11 q11 d2 d4 d6 d0 \filter_v_a \filter_v_b \filter_v_c \filter_v_d d28 d29 d30 d31 q13 \filter_shift narrow=0
850 vld1.64 {d2,d3}, [r1], r2
851 mspel_filter q11 q11 d4 d6 d0 d2 \filter_v_a \filter_v_b \filter_v_c \filter_v_d d28 d29 d30 d31 q13 \filter_shift narrow=0
856 mspel_filter q11 q11 d6 d0 d2 d4 \filter_v_a \filter_v_b \filter_v_c \filter_v_d d28 d29 d30 d31 q13 \filter_shift narrow=0
877 mspel_filter.16 q11 q12 d22 d23 d21 d0 d1 d2 d3 d4 d5 d6 d7 \filter_h_a \filter_h_b \filter_h_c \filter_h_d d28 d29 d30 d31 q13 7
919 vext.8 d2, d0, d1, #2
923 mspel_filter q11 d21 d0 d1 d2 d3 \filter_a \filter_b \filter_c \filter_d d28 d29 d30 d31 q13 \filter_shift
954 vld1.64 {d2}, [r1], r2 @ d2 = src[stride]
960 mspel_filter q11 d21 d0 d1 d2 d3 \filter_a \filter_b \filter_c \filter_d d28 d29 d30 d31 q13 \filter_shift
964 mspel_filter q11 d21 d1 d2 d3 d0 \filter_a \filter_b \filter_c \filter_d d28 d29 d30 d31 q13 \filter_shift
968 mspel_filter q11 d21 d2 d3 d0 d1 \filter_a \filter_b \filter_c \filter_d d28 d29 d30 d31 q13 \filter_shift
971 vld1.64 {d2}, [r1], r2 @ d2 = next line
972 mspel_filter q11 d21 d3 d0 d1 d2 \filter_a \filter_b \filter_c \filter_d d28 d29 d30 d31 q13 \filter_shift
995 vld1.64 {d2}, [r1], r2
1003 vst1.64 {d2}, [r0,:64], r2