Lines Matching refs:f32
36 vsub.f32 d6, d0, d1 @ r0-r1,i0-i1
37 vsub.f32 d7, d16, d17 @ r3-r2,i2-i3
38 vadd.f32 d4, d0, d1 @ r0+r1,i0+i1
39 vadd.f32 d5, d2, d3 @ i2+i3,r2+r3
40 vadd.f32 d1, d6, d7
41 vsub.f32 d3, d6, d7
42 vadd.f32 d0, d4, d5
43 vsub.f32 d2, d4, d5
61 vadd.f32 d4, d16, d17 @ r4+r5,i4+i5
63 vadd.f32 d5, d18, d19 @ r6+r7,i6+i7
64 vsub.f32 d17, d16, d17 @ r4-r5,i4-i5
65 vsub.f32 d19, d18, d19 @ r6-r7,i6-i7
67 vadd.f32 d20, d0, d1 @ r0+r1,i0+i1
68 vadd.f32 d21, d2, d3 @ r2+r3,i2+i3
69 vmul.f32 d26, d17, d28 @ -a2r*w,a2i*w
71 vmul.f32 d27, d19, d29 @ a3r*w,-a3i*w
72 vsub.f32 d23, d22, d23 @ i2-i3,r3-r2
73 vsub.f32 d22, d0, d1 @ r0-r1,i0-i1
74 vmul.f32 d24, d17, d31 @ a2r*w,a2i*w
75 vmul.f32 d25, d19, d31 @ a3r*w,a3i*w
76 vadd.f32 d0, d20, d21
77 vsub.f32 d2, d20, d21
78 vadd.f32 d1, d22, d23
80 vsub.f32 d3, d22, d23
81 vsub.f32 d6, d6, d7
82 vadd.f32 d24, d24, d26 @ a2r+a2i,a2i-a2r t1,t2
83 vadd.f32 d25, d25, d27 @ a3r-a3i,a3i+a3r t5,t6
84 vadd.f32 d7, d4, d5
85 vsub.f32 d18, d2, d6
87 vadd.f32 d2, d2, d6
88 vsub.f32 d16, d0, d7
89 vadd.f32 d5, d25, d24
90 vsub.f32 d4, d26, d27
91 vadd.f32 d0, d0, d7
92 vsub.f32 d17, d1, d5
93 vsub.f32 d19, d3, d4
94 vadd.f32 d3, d3, d4
95 vadd.f32 d1, d1, d5
110 vadd.f32 d4, d16, d17
111 vsub.f32 d5, d16, d17
112 vadd.f32 d18, d18, d19
113 vsub.f32 d19, d26, d27
115 vadd.f32 d20, d22, d23
116 vsub.f32 d22, d22, d23
117 vsub.f32 d23, d24, d25
118 vadd.f32 q8, q2, q9 @ {r0,i0,r1,i1}
119 vadd.f32 d21, d24, d25
120 vmul.f32 d24, d22, d2
121 vsub.f32 q9, q2, q9 @ {r2,i2,r3,i3}
122 vmul.f32 d25, d23, d3
124 vmul.f32 q1, q11, d2[1]
127 vadd.f32 q11, q12, q1 @ {t1a,t2a,t5,t6}
131 vadd.f32 d0, d22, d20
132 vadd.f32 d1, d21, d23
133 vsub.f32 d2, d21, d23
134 vsub.f32 d3, d22, d20
137 vsub.f32 q10, q8, q0 @ {r4,r5,i4,i5}
138 vadd.f32 q8, q8, q0 @ {r0,r1,i0,i1}
140 vsub.f32 q11, q9, q1 @ {r6,r7,i6,i7}
142 vadd.f32 q9, q9, q1 @ {r2,r3,i2,i3}
144 vadd.f32 q0, q12, q13 @ {t1,t2,t5,t6}
145 vadd.f32 q1, q14, q15 @ {t1a,t2a,t5a,t6a}
147 vsub.f32 q13, q12, q13 @ {t3,t4,t7,t8}
149 vsub.f32 q15, q14, q15 @ {t3a,t4a,t7a,t8a}
154 vadd.f32 q12, q0, q13 @ {r8,i8,r9,i9}
155 vadd.f32 q14, q1, q15 @ {r12,i12,r13,i13}
157 vsub.f32 q13, q0, q13 @ {r10,i10,r11,i11}
158 vsub.f32 q15, q1, q15 @ {r14,i14,r15,i15}
162 vmul.f32 q14, q14, d4[1]
163 vmul.f32 q1, q1, q3
164 vmla.f32 q14, q1, d5[1] @ {t1a,t2a,t5a,t6a}
167 vadd.f32 d0, d28, d24
168 vadd.f32 d1, d25, d29
169 vsub.f32 d2, d25, d29
170 vsub.f32 d3, d28, d24
171 vsub.f32 q12, q8, q0 @ {r8,r9,i8,i9}
172 vadd.f32 q8, q8, q0 @ {r0,r1,i0,i1}
173 vsub.f32 q14, q10, q1 @ {r12,r13,i12,i13}
175 vadd.f32 q10, q10, q1 @ {r4,r5,i4,i5}
177 vmul.f32 q13, q13, d5[0]
179 vmul.f32 q15, q15, d5[1]
181 vmul.f32 q0, q0, q3
183 vmul.f32 q1, q1, q3
184 vmla.f32 q13, q0, d5[0] @ {t1,t2,t5,t6}
185 vmla.f32 q15, q1, d4[1] @ {t1a,t2a,t5a,t6a}
190 vadd.f32 d0, d30, d26
191 vadd.f32 d1, d27, d31
192 vsub.f32 d2, d27, d31
193 vsub.f32 d3, d30, d26
194 vsub.f32 q13, q9, q0 @ {r10,r11,i10,i11}
195 vadd.f32 q9, q9, q0 @ {r2,r3,i2,i3}
196 vsub.f32 q15, q11, q1 @ {r14,r15,i14,i15}
197 vadd.f32 q11, q11, q1 @ {r6,r7,i6,i7}
224 vmul.f32 q11, q11, d4[1]
225 vmul.f32 q1, q1, q3
227 vmla.f32 q11, q1, d5[0] @ {t1a,t2a,t5a,t6a}
232 vadd.f32 d0, d22, d20
233 vadd.f32 d1, d21, d23
234 vsub.f32 d2, d21, d23
235 vsub.f32 d3, d22, d20
236 vsub.f32 q10, q8, q0
237 vadd.f32 q8, q8, q0
238 vsub.f32 q11, q9, q1
239 vadd.f32 q9, q9, q1
251 vmul.f32 q10, q10, d4[0]
253 vmul.f32 q11, q11, d4[1]
255 vmul.f32 q0, q0, q3
257 vmul.f32 q1, q1, q3
258 vmla.f32 q10, q0, d5[1] @ {t1,t2,t5,t6}
259 vmla.f32 q11, q1, d5[0] @ {t1a,t2a,t5a,t6a}
264 vadd.f32 d0, d22, d20
265 vadd.f32 d1, d21, d23
266 vsub.f32 d2, d21, d23
267 vsub.f32 d3, d22, d20
268 vsub.f32 q10, q8, q0
269 vadd.f32 q8, q8, q0
270 vsub.f32 q11, q9, q1
271 vadd.f32 q9, q9, q1