Lines Matching refs:xa2
309 #define mmPCIE_LANE_6_EQUALIZATION_CNTL 0xa2
310 #define mmPCIE_LANE_7_EQUALIZATION_CNTL 0xa2
749 #define ixD2F1_PCIE_LC_LINK_WIDTH_CNTL 0xa2
945 #define ixD2F2_PCIE_LC_LINK_WIDTH_CNTL 0xa2
1141 #define ixD2F3_PCIE_LC_LINK_WIDTH_CNTL 0xa2
1337 #define ixD2F4_PCIE_LC_LINK_WIDTH_CNTL 0xa2
1533 #define ixD2F5_PCIE_LC_LINK_WIDTH_CNTL 0xa2
1729 #define ixD3F1_PCIE_LC_LINK_WIDTH_CNTL 0xa2
1925 #define ixD3F2_PCIE_LC_LINK_WIDTH_CNTL 0xa2
2121 #define ixD3F3_PCIE_LC_LINK_WIDTH_CNTL 0xa2
2317 #define ixD3F4_PCIE_LC_LINK_WIDTH_CNTL 0xa2
2513 #define ixD3F5_PCIE_LC_LINK_WIDTH_CNTL 0xa2