dev/ic/dwiic.c

150 static uint32_t	dwiic_read(struct dwiic_softc *, int);
167 		sc->ss_hcnt = dwiic_read(sc, DW_IC_SS_SCL_HCNT);
169 		sc->ss_lcnt = dwiic_read(sc, DW_IC_SS_SCL_LCNT);
171 		sc->fs_hcnt = dwiic_read(sc, DW_IC_FS_SCL_HCNT);
173 		sc->fs_lcnt = dwiic_read(sc, DW_IC_FS_SCL_LCNT);
175 		sc->sda_hold_time = dwiic_read(sc, DW_IC_SDA_HOLD);
185 	dwiic_read(sc, DW_IC_CLR_INTR);
230 	dwiic_read(sc, DW_IC_CLR_INTR);
254 dwiic_read(struct dwiic_softc *sc, int offset)
278 	reg = dwiic_read(sc, DW_IC_COMP_TYPE);
297 	reg = dwiic_read(sc, DW_IC_COMP_VERSION);
322 		if ((dwiic_read(sc, DW_IC_ENABLE_STATUS) & 1) == enable)
358 		st = dwiic_read(sc, DW_IC_STATUS);
372 	ic_con = dwiic_read(sc, DW_IC_CON);
379 	dwiic_read(sc, DW_IC_CLR_INTR);
389 		dwiic_read(sc, DW_IC_CLR_INTR);
397 		dwiic_read(sc, DW_IC_CLR_INTR);
411 		tx_limit = sc->tx_fifo_depth - dwiic_read(sc, DW_IC_TXFLR);
434 	tx_limit = sc->tx_fifo_depth - dwiic_read(sc, DW_IC_TXFLR);
473 					rx_avail = dwiic_read(sc, DW_IC_RXFLR);
480 				dwiic_read(sc, DW_IC_CLR_INTR);
491 				dwiic_read(sc, DW_IC_CLR_INTR);
493 				rx_avail = dwiic_read(sc, DW_IC_RXFLR);
509 				resp = dwiic_read(sc, DW_IC_DATA_CMD);
523 			    dwiic_read(sc, DW_IC_TXFLR);
531 				st = dwiic_read(sc, DW_IC_STATUS);
541 			dwiic_read(sc, DW_IC_CLR_INTR);
549 			dwiic_read(sc, DW_IC_CLR_INTR);
562        stat = dwiic_read(sc, DW_IC_INTR_STAT);
565 	       dwiic_read(sc, DW_IC_CLR_RX_UNDER);
567 	       dwiic_read(sc, DW_IC_CLR_RX_OVER);
569 	       dwiic_read(sc, DW_IC_CLR_TX_OVER);
571 	       dwiic_read(sc, DW_IC_CLR_RD_REQ);
573 	       dwiic_read(sc, DW_IC_CLR_TX_ABRT);
575 	       dwiic_read(sc, DW_IC_CLR_RX_DONE);
577 	       dwiic_read(sc, DW_IC_CLR_ACTIVITY);
579 	       dwiic_read(sc, DW_IC_CLR_STOP_DET);
581 	       dwiic_read(sc, DW_IC_CLR_START_DET);
583 	       dwiic_read(sc, DW_IC_CLR_GEN_CALL);
605 	en = dwiic_read(sc, DW_IC_ENABLE);