mips/mips/cache_r5k.c

91 	vaddr_t va = MIPS_PHYS_TO_KSEG0(0);
92 	vaddr_t eva = va + mips_cache_info.mci_picache_size;
103 	while (va < eva) {
104 		cache_r4k_op_32lines_32(va, CACHE_R4K_I|CACHEOP_R4K_INDEX_INV);
105 		va += (32 * 32);
110 r5k_icache_sync_range_32(vaddr_t va, vsize_t size)
112 	vaddr_t eva = round_line(va + size);
114 	va = trunc_line(va);
116 	mips_dcache_wb_range(va, (eva - va));
120 	while ((eva - va) >= (32 * 32)) {
121 		cache_r4k_op_32lines_32(va, CACHE_R4K_I|CACHEOP_R4K_HIT_INV);
122 		va += (32 * 32);
125 	while (va < eva) {
126 		cache_op_r4k_line(va, CACHE_R4K_I|CACHEOP_R4K_HIT_INV);
127 		va += 32;
132 r5k_icache_sync_range_index_32(vaddr_t va, vsize_t size)
136 	orig_va = va;
138 	eva = round_line(va + size);
139 	va = trunc_line(va);
141 	mips_dcache_wbinv_range_index(va, (eva - va));
151 	va = MIPS_PHYS_TO_KSEG0(orig_va & mips_cache_info.mci_picache_way_mask);
153 	eva = round_line(va + size);
154 	va = trunc_line(va);
155 	w2va = va + mips_cache_info.mci_picache_way_size;
157 	while ((eva - va) >= (16 * 32)) {
158 		cache_r4k_op_16lines_32_2way(va, w2va,
160 		va   += (16 * 32);
164 	while (va < eva) {
165 		cache_op_r4k_line(  va, CACHE_R4K_I|CACHEOP_R4K_INDEX_INV);
167 		va   += 32;
175 	vaddr_t va = MIPS_PHYS_TO_KSEG0(0);
176 	vaddr_t eva = va + mips_cache_info.mci_pdcache_size;
183 	while (va < eva) {
184 		cache_r4k_op_32lines_16(va,
186 		va += (32 * 16);
193 	vaddr_t va = MIPS_PHYS_TO_KSEG0(0);
194 	vaddr_t eva = va + mips_cache_info.mci_pdcache_size;
201 	while (va < eva) {
202 		cache_r4k_op_32lines_32(va,
204 		va += (32 * 32);
209 r4600v1_pdcache_wbinv_range_32(vaddr_t va, vsize_t size)
211 	vaddr_t eva = round_line(va + size);
220 	va = trunc_line(va);
226 	if ((eva - va) >= mips_cache_info.mci_pdcache_size) {
235 	while (va < eva) {
237 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB_INV);
238 		va += 32;
245 r4600v2_pdcache_wbinv_range_32(vaddr_t va, vsize_t size)
247 	vaddr_t eva = round_line(va + size);
250 	va = trunc_line(va);
256 	while ((eva - va) >= (32 * 32)) {
258 		cache_r4k_op_32lines_32(va,
260 		va += (32 * 32);
264 	while (va < eva) {
265 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB_INV);
266 		va += 32;
273 vr4131v1_pdcache_wbinv_range_16(vaddr_t va, vsize_t size)
275 	vaddr_t eva = round_line16(va + size);
277 	va = trunc_line16(va);
279 	while ((eva - va) >= (32 * 16)) {
280 		cache_r4k_op_32lines_16(va,
282 		cache_r4k_op_32lines_16(va,
284 		va += (32 * 16);
287 	while (va < eva) {
288 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
289 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
290 		va += 16;
295 r5k_pdcache_wbinv_range_16(vaddr_t va, vsize_t size)
297 	vaddr_t eva = round_line16(va + size);
299 	va = trunc_line16(va);
301 	while ((eva - va) >= (32 * 16)) {
302 		cache_r4k_op_32lines_16(va,
304 		va += (32 * 16);
307 	while (va < eva) {
308 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB_INV);
309 		va += 16;
314 r5k_pdcache_wbinv_range_32(vaddr_t va, vsize_t size)
316 	vaddr_t eva = round_line(va + size);
318 	va = trunc_line(va);
320 	while ((eva - va) >= (32 * 32)) {
321 		cache_r4k_op_32lines_32(va,
323 		va += (32 * 32);
326 	while (va < eva) {
327 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB_INV);
328 		va += 32;
333 r5k_pdcache_wbinv_range_index_16(vaddr_t va, vsize_t size)
343 	va = MIPS_PHYS_TO_KSEG0(va & mips_cache_info.mci_pdcache_way_mask);
345 	eva = round_line16(va + size);
346 	va = trunc_line16(va);
347 	w2va = va + mips_cache_info.mci_pdcache_way_size;
349 	while ((eva - va) >= (16 * 16)) {
350 		cache_r4k_op_16lines_16_2way(va, w2va,
352 		va   += (16 * 16);
356 	while (va < eva) {
357 		cache_op_r4k_line(  va, CACHE_R4K_D|CACHEOP_R4K_INDEX_WB_INV);
359 		va   += 16;
365 r5k_pdcache_wbinv_range_index_32(vaddr_t va, vsize_t size)
375 	va = MIPS_PHYS_TO_KSEG0(va & mips_cache_info.mci_pdcache_way_mask);
377 	eva = round_line(va + size);
378 	va = trunc_line(va);
379 	w2va = va + mips_cache_info.mci_pdcache_way_size;
381 	while ((eva - va) >= (16 * 32)) {
382 		cache_r4k_op_16lines_32_2way(va, w2va,
384 		va   += (16 * 32);
388 	while (va < eva) {
389 		cache_op_r4k_line(  va, CACHE_R4K_D|CACHEOP_R4K_INDEX_WB_INV);
391 		va   += 32;
397 r4600v1_pdcache_inv_range_32(vaddr_t va, vsize_t size)
399 	vaddr_t eva = round_line(va + size);
408 	va = trunc_line(va);
414 	while (va < eva) {
416 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
417 		va += 32;
424 r4600v2_pdcache_inv_range_32(vaddr_t va, vsize_t size)
426 	vaddr_t eva = round_line(va + size);
429 	va = trunc_line(va);
439 	while ((eva - va) >= (32 * 32)) {
441 		cache_r4k_op_32lines_32(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
442 		va += (32 * 32);
446 	while (va < eva) {
447 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
448 		va += 32;
455 r5k_pdcache_inv_range_16(vaddr_t va, vsize_t size)
457 	vaddr_t eva = round_line16(va + size);
459 	va = trunc_line16(va);
461 	while ((eva - va) >= (32 * 16)) {
462 		cache_r4k_op_32lines_16(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
463 		va += (32 * 16);
466 	while (va < eva) {
467 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
468 		va += 16;
473 r5k_pdcache_inv_range_32(vaddr_t va, vsize_t size)
475 	vaddr_t eva = round_line(va + size);
477 	va = trunc_line(va);
479 	while ((eva - va) >= (32 * 32)) {
480 		cache_r4k_op_32lines_32(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
481 		va += (32 * 32);
484 	while (va < eva) {
485 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_INV);
486 		va += 32;
491 r4600v1_pdcache_wb_range_32(vaddr_t va, vsize_t size)
493 	vaddr_t eva = round_line(va + size);
502 	va = trunc_line(va);
508 	while (va < eva) {
510 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
511 		va += 32;
518 r4600v2_pdcache_wb_range_32(vaddr_t va, vsize_t size)
520 	vaddr_t eva = round_line(va + size);
523 	va = trunc_line(va);
533 	while ((eva - va) >= (32 * 32)) {
535 		cache_r4k_op_32lines_32(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
536 		va += (32 * 32);
540 	while (va < eva) {
541 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
542 		va += 32;
549 r5k_pdcache_wb_range_16(vaddr_t va, vsize_t size)
551 	vaddr_t eva = round_line16(va + size);
553 	va = trunc_line16(va);
555 	while ((eva - va) >= (32 * 16)) {
556 		cache_r4k_op_32lines_16(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
557 		va += (32 * 16);
560 	while (va < eva) {
561 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
562 		va += 16;
567 r5k_pdcache_wb_range_32(vaddr_t va, vsize_t size)
569 	vaddr_t eva = round_line(va + size);
571 	va = trunc_line(va);
573 	while ((eva - va) >= (32 * 32)) {
574 		cache_r4k_op_32lines_32(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
575 		va += (32 * 32);
578 	while (va < eva) {
579 		cache_op_r4k_line(va, CACHE_R4K_D|CACHEOP_R4K_HIT_WB);
580 		va += 32;
611 r5k_sdcache_wbinv_range_index(vaddr_t va, vsize_t size)
620 	va = MIPS_PHYS_TO_KSEG0(va & (mips_cache_info.mci_sdcache_size - 1));
621 	r5k_sdcache_wbinv_range(va, size);
628 r5k_sdcache_wbinv_range(vaddr_t va, vsize_t size)
631 	vaddr_t eva = mips_r5k_round_page(va + size);
633 	va = mips_r5k_trunc_page(va);
647 	while (va < eva) {
648 		cache_op_r4k_line(va, R5K_Page_Invalidate_S);
649 		va += (128 * 32);
657 r5k_sdcache_wb_range(vaddr_t va, vsize_t size)