sim/bfin/dv-bfin_sic.c

45       bu32 isr1, iwr1;
55       bu32 iwr0, iwr1, iwr2;
65       bu32 iwr0, iwr1;
182     case mmr_offset(bf52x.iwr1):
226     case mmr_offset(bf52x.iwr1):
493     case mmr_offset(bf561.iwr1):
537     case mmr_offset(bf561.iwr1):
783   if (sic->bf52x.iwr1 & bit)
1086   if (sic->bf54x.iwr1 & bit)
1189   if (sic->bf561.iwr1 & bit)
1289       sic->bf52x.iwr0 = sic->bf52x.iwr1 = 0xFFFFFFFF;
1309       sic->bf52x.iwr0 = sic->bf52x.iwr1 = 0xFFFFFFFF;
1329       sic->bf52x.iwr0 = sic->bf52x.iwr1 = 0xFFFFFFFF;
1383       sic->bf52x.iwr0 = sic->bf52x.iwr1 = 0xFFFFFFFF;
1403       sic->bf54x.iwr0 = sic->bf54x.iwr1 = sic->bf54x.iwr1 = 0xFFFFFFFF;
1427       sic->bf561.iwr0 = sic->bf561.iwr1 = 0xFFFFFFFF;