Lines Matching defs:?A
318 CCValAssign &VA = RVLocs[i];
320 Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(), OutVals[i], Flag);
395 if (GlobalAddressSDNode *GA = dyn_cast<GlobalAddressSDNode>(Callee))
398 Callee = DAG.getTargetGlobalAddress(GA->getGlobal(), dl, MVT::i32);
399 if ((CalleeFn = dyn_cast<Function>(GA->getGlobal())))
425 CCValAssign &VA = ArgLocs[i];
426 if (VA.isMemLoc()) {
449 CCValAssign &VA = ArgLocs[i];
454 switch (VA.getLocInfo()) {
461 Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
464 Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
467 Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
471 if (VA.isMemLoc()) {
472 unsigned LocMemOffset = VA.getLocMemOffset();
493 if (VA.isRegLoc()) {
494 RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
834 CCValAssign &VA = ArgLocs[i];
840 if ( (VA.isRegLoc() && !Flags.isByVal())
841 || (VA.isRegLoc() && Flags.isByVal() && Flags.getByValSize() > 8)) {
845 EVT RegVT = VA.getLocVT();
850 RegInfo.addLiveIn(VA.getLocReg(), VReg);
855 RegInfo.addLiveIn(VA.getLocReg(), VReg);
860 } else if (VA.isRegLoc() && Flags.isByVal() && Flags.getByValSize() <= 8) {
864 assert(VA.isMemLoc());
871 ObjSize = VA.getLocVT().getStoreSizeInBits() >> 3;
874 StackLocation = HEXAGON_LRFP_SIZE + VA.getLocMemOffset();
888 InVals.push_back(DAG.getLoad(VA.getLocVT(), dl, Chain, FIN,