Lines Matching refs:getOpcode
286 if (N->getOpcode() == ISD::Constant && N->getValueType(0) == MVT::i32) {
303 return N->getOpcode() == Opc &&
347 if (Use->getOpcode() == ISD::CopyToReg)
353 unsigned Opcode = MCID.getOpcode();
394 ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOpcode());
418 ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOpcode());
444 if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB &&
446 if (N.getOpcode() == ISD::FrameIndex) {
454 if (N.getOpcode() == ARMISD::Wrapper &&
456 N.getOperand(0).getOpcode() == ISD::TargetGlobalAddress)) {
466 if (N.getOpcode() == ISD::SUB)
471 if (Base.getOpcode() == ISD::FrameIndex) {
490 if (N.getOpcode() == ISD::MUL &&
514 if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB &&
520 if (N.getOpcode() == ISD::ADD || N.getOpcode() == ISD::OR) {
528 ARM_AM::AddrOpc AddSub = N.getOpcode() == ISD::SUB ? ARM_AM::sub:ARM_AM::add;
530 ARM_AM::getShiftOpcForNode(N.getOperand(1).getOpcode());
554 if (N.getOpcode() != ISD::SUB && ShOpcVal == ARM_AM::no_shift &&
557 ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(0).getOpcode());
589 if (N.getOpcode() == ISD::MUL &&
613 if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB &&
617 if (N.getOpcode() == ISD::FrameIndex) {
620 } else if (N.getOpcode() == ARMISD::Wrapper &&
622 N.getOperand(0).getOpcode() == ISD::TargetGlobalAddress)) {
633 if (N.getOpcode() != ISD::SUB) {
638 if (Base.getOpcode() == ISD::FrameIndex) {
667 ARM_AM::AddrOpc AddSub = N.getOpcode() != ISD::SUB ? ARM_AM::add:ARM_AM::sub;
669 ARM_AM::getShiftOpcForNode(N.getOperand(1).getOpcode());
693 if (N.getOpcode() != ISD::SUB && ShOpcVal == ARM_AM::no_shift &&
696 ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(0).getOpcode());
723 unsigned Opcode = Op->getOpcode();
734 ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOpcode());
759 unsigned Opcode = Op->getOpcode();
779 unsigned Opcode = Op->getOpcode();
805 if (N.getOpcode() == ISD::SUB) {
815 if (N.getOpcode() == ISD::FrameIndex) {
829 if (Base.getOpcode() == ISD::FrameIndex) {
852 unsigned Opcode = Op->getOpcode();
874 if (N.getOpcode() == ISD::FrameIndex) {
877 } else if (N.getOpcode() == ARMISD::Wrapper &&
879 N.getOperand(0).getOpcode() == ISD::TargetGlobalAddress)) {
892 if (Base.getOpcode() == ISD::FrameIndex) {
952 if (N.getOpcode() == ARMISD::PIC_ADD && N.hasOneUse()) {
970 if (N.getOpcode() != ISD::ADD && !CurDAG->isBaseWithConstantOffset(N)) {
992 if (N.getOpcode() == ARMISD::Wrapper &&
993 N.getOperand(0).getOpcode() == ISD::TargetConstantPool)
1048 if (N.getOpcode() == ARMISD::Wrapper &&
1049 N.getOperand(0).getOpcode() == ISD::TargetConstantPool)
1054 if (N.getOpcode() == ARMISD::Wrapper &&
1056 N.getOperand(0).getOpcode() == ISD::TargetGlobalAddress)) {
1116 if (N.getOpcode() == ISD::FrameIndex) {
1127 if (N.getOperand(0).getOpcode() == ISD::FrameIndex ||
1133 if (Base.getOpcode() == ISD::FrameIndex) {
1156 ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOpcode());
1178 if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB &&
1180 if (N.getOpcode() == ISD::FrameIndex) {
1188 if (N.getOpcode() == ARMISD::Wrapper &&
1190 N.getOperand(0).getOpcode() == ISD::TargetGlobalAddress)) {
1192 if (Base.getOpcode() == ISD::TargetConstantPool)
1206 if (N.getOpcode() == ISD::SUB)
1211 if (Base.getOpcode() == ISD::FrameIndex) {
1229 if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB &&
1235 if (N.getOpcode() == ISD::SUB)
1240 if (Base.getOpcode() == ISD::FrameIndex) {
1254 unsigned Opcode = Op->getOpcode();
1273 if (N.getOpcode() != ISD::ADD && !CurDAG->isBaseWithConstantOffset(N))
1291 ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(OffReg.getOpcode());
1293 ShOpcVal = ARM_AM::getShiftOpcForNode(Base.getOpcode());
2122 if (N->getOpcode() == ISD::AND) {
2288 assert(CC.getOpcode() == ISD::Constant);
2289 assert(CCR.getOpcode() == ISD::Register);
2387 if (XORSrc0.getOpcode() != ISD::ADD || XORSrc1.getOpcode() != ISD::SRA)
2442 switch (N->getOpcode()) {
2588 if (N0.getOpcode() == ISD::OR && N0.getNode()->hasOneUse()) {
2707 assert(N1.getOpcode() == ISD::BasicBlock);
2708 assert(N2.getOpcode() == ISD::Constant);
2709 assert(N3.getOpcode() == ISD::Register);