pinctrl/samsung/pinctrl-exynos.c

695 	struct exynos_eint_gpio_save *save = bank->soc_priv;
698 	save->eint_con = readl(regs + EXYNOS_GPIO_ECON_OFFSET
700 	save->eint_fltcon0 = readl(regs + EXYNOS_GPIO_EFLTCON_OFFSET
702 	save->eint_fltcon1 = readl(regs + EXYNOS_GPIO_EFLTCON_OFFSET
704 	save->eint_mask = readl(regs + bank->irq_chip->eint_mask
707 	pr_debug("%s: save     con %#010x\n", bank->name, save->eint_con);
708 	pr_debug("%s: save fltcon0 %#010x\n", bank->name, save->eint_fltcon0);
709 	pr_debug("%s: save fltcon1 %#010x\n", bank->name, save->eint_fltcon1);
710 	pr_debug("%s: save    mask %#010x\n", bank->name, save->eint_mask);
716 	struct exynos_eint_gpio_save *save = bank->soc_priv;
719 	save->eint_con = readl(regs + bank->pctl_offset + bank->eint_con_offset);
720 	save->eint_mask = readl(regs + bank->pctl_offset + bank->eint_mask_offset);
722 	pr_debug("%s: save     con %#010x\n", bank->name, save->eint_con);
723 	pr_debug("%s: save    mask %#010x\n", bank->name, save->eint_mask);
753 	struct exynos_eint_gpio_save *save = bank->soc_priv;
758 			+ bank->eint_offset), save->eint_con);
761 			+ 2 * bank->eint_offset), save->eint_fltcon0);
764 			+ 2 * bank->eint_offset + 4), save->eint_fltcon1);
767 			+ bank->eint_offset), save->eint_mask);
769 	writel(save->eint_con, regs + EXYNOS_GPIO_ECON_OFFSET
771 	writel(save->eint_fltcon0, regs + EXYNOS_GPIO_EFLTCON_OFFSET
773 	writel(save->eint_fltcon1, regs + EXYNOS_GPIO_EFLTCON_OFFSET
775 	writel(save->eint_mask, regs + bank->irq_chip->eint_mask
782 	struct exynos_eint_gpio_save *save = bank->soc_priv;
786 		 readl(regs + bank->pctl_offset + bank->eint_con_offset), save->eint_con);
788 		 readl(regs + bank->pctl_offset + bank->eint_mask_offset), save->eint_mask);
790 	writel(save->eint_con, regs + bank->pctl_offset + bank->eint_con_offset);
791 	writel(save->eint_mask, regs + bank->pctl_offset + bank->eint_mask_offset);