controller/dwc/pcie-artpec6.c

86 	u32 val;
88 	regmap_read(artpec6_pcie->regmap, offset, &val);
89 	return val;
92 static void artpec6_pcie_writel(struct artpec6_pcie *artpec6_pcie, u32 offset, u32 val)
94 	regmap_write(artpec6_pcie->regmap, offset, val);
117 	u32 val;
119 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
120 	val |= PCIECFG_LTSSM_ENABLE;
121 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);
129 	u32 val;
131 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
132 	val &= ~PCIECFG_LTSSM_ENABLE;
133 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);
146 	u32 val;
152 		val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);
155 		(val & (NOCCFG_POWER_PCIE_IDLEACK | NOCCFG_POWER_PCIE_IDLE)));
162 		val = readl(artpec6_pcie->phy_base + PHY_STATUS);
164 	} while (retries && !(val & PHY_COSPLLLOCK));
173 	u32 val;
180 		val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);
183 		(val & (NOCCFG_POWER_PCIE_IDLEACK | NOCCFG_POWER_PCIE_IDLE)));
213 	u32 val;
215 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
216 	val |=  PCIECFG_RISRCREN |	/* Receiver term. 50 Ohm */
220 	val |= PCIECFG_REFCLK_ENABLE;
221 	val &= ~PCIECFG_DBG_OEN;
222 	val &= ~PCIECFG_CLKREQ_B;
223 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);
226 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);
227 	val |= NOCCFG_ENABLE_CLK_PCIE;
228 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);
231 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
232 	val |= PCIECFG_PCLK_ENABLE | PCIECFG_PLL_ENABLE;
233 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);
236 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);
237 	val &= ~NOCCFG_POWER_PCIE_IDLEREQ;
238 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);
244 	u32 val;
248 	val = artpec6_pcie_readl(artpec6_pcie, PCIESTAT);
249 	extrefclk = !!(val & PCIESTAT_EXTREFCLK);
253 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
254 	val |=  PCIECFG_RISRCREN |	/* Receiver term. 50 Ohm */
257 		val |= PCIECFG_REFCLKSEL;
259 		val &= ~PCIECFG_REFCLKSEL;
260 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);
263 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);
264 	val |= NOCCFG_ENABLE_CLK_PCIE;
265 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);
268 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);
269 	val &= ~NOCCFG_POWER_PCIE_IDLEREQ;
270 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);
287 	u32 val;
289 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
292 		val |= PCIECFG_CORE_RESET_REQ;
295 		val &= ~PCIECFG_NOC_RESET;
298 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);
303 	u32 val;
305 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
308 		val &= ~PCIECFG_CORE_RESET_REQ;
311 		val |= PCIECFG_NOC_RESET;
314 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);
386 	u32 val;
438 		val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);
439 		val &= ~PCIECFG_DEVICE_TYPE_MASK;
440 		artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);