Lines Matching refs:adin1110_write_reg
243 static int adin1110_write_reg(struct adin1110_priv *priv, u16 reg, u32 val)
278 return adin1110_write_reg(priv, reg, write_val);
394 ret = adin1110_write_reg(priv, ADIN1110_TX_FSIZE, padded_len);
456 ret = adin1110_write_reg(priv, ADIN1110_MDIOACC, val);
494 ret = adin1110_write_reg(priv, ADIN1110_MDIOACC, val);
614 adin1110_write_reg(priv, ADIN1110_STATUS0, ADIN1110_CLEAR_STATUS0);
615 adin1110_write_reg(priv, ADIN1110_STATUS1, priv->irq_mask);
653 ret = adin1110_write_reg(priv,
661 ret = adin1110_write_reg(priv,
668 return adin1110_write_reg(priv,
681 ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_FILTER_UPR + offset, 0);
685 ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_FILTER_LWR + offset, 0);
691 ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_MASK_UPR + offset, 0);
695 ret = adin1110_write_reg(priv, ADIN1110_MAC_ADDR_MASK_LWR + offset, 0);
894 ret = adin1110_write_reg(priv, ADIN1110_CONFIG2, ADIN1110_CRC_APPEND);
903 ret = adin1110_write_reg(priv, ADIN1110_IMASK1, ~val);
1674 ret = adin1110_write_reg(priv, ADIN1110_RESET, ADIN1110_SWRESET);