Lines Matching refs:reg_offset
113 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC, },
114 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC_LOW, },
115 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC_ERR, },
116 { .reg_offset = 0, .mask = MUIC_IRQ_INT1_ADC1K, },
118 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_CHGTYP, },
119 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_CHGDETREUN, },
120 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_DCDTMR, },
121 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_DXOVP, },
122 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_VBVOLT, },
123 { .reg_offset = 1, .mask = MUIC_IRQ_INT2_VIDRM, },
125 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_EOC, },
126 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_CGMBC, },
127 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_OVP, },
128 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_MBCCHG_ERR, },
129 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_CHG_ENABLED, },
130 { .reg_offset = 2, .mask = MUIC_IRQ_INT3_BAT_DET, },