intel/ipu6/ipu6-isys-csi2.c

202 	u32 irq = readl(csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
208 	writel(irq & mask, csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
257 		writel(0, csi2->base + CSI_REG_CSI_FE_ENABLE);
258 		writel(0, csi2->base + CSI_REG_PPI2CSI_ENABLE);
261 		       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
264 		       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
267 		       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI_SYNC +
270 		       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI_SYNC +
275 		writel(0, isys->pdata->base + CSI_REG_HUB_FW_ACCESS_PORT
278 		writel(0, isys->pdata->base +
285 	writel(0x1, csi2->base + CSI_REG_PORT_GPREG_SRST);
287 	writel(0x0, csi2->base + CSI_REG_PORT_GPREG_SRST);
291 		writel(1, isys->pdata->base + CSI_REG_HUB_DRV_ACCESS_PORT(i));
292 		writel(1, isys->pdata->base + CSI_REG_HUB_FW_ACCESS_PORT
298 	       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
301 	       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
304 	       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
307 	       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
310 	       csi2->base + CSI_PORT_REG_BASE_IRQ_CSI +
318 	writel(0xffffffff, csi2->base + CSI_PORT_REG_BASE_IRQ_CSI_SYNC +
320 	writel(0, csi2->base + CSI_PORT_REG_BASE_IRQ_CSI_SYNC +
322 	writel(0xffffffff, csi2->base + CSI_PORT_REG_BASE_IRQ_CSI_SYNC +
324 	writel(0, csi2->base + CSI_PORT_REG_BASE_IRQ_CSI_SYNC +
326 	writel(0xffffffff, csi2->base + CSI_PORT_REG_BASE_IRQ_CSI_SYNC +
330 	writel(0, csi2->base + CSI_REG_CSI_FE_MODE);
331 	writel(CSI_SENSOR_INPUT, csi2->base + CSI_REG_CSI_FE_MUX_CTRL);
333 	       csi2->base + CSI_REG_CSI_FE_SYNC_CNTR_SEL);
335 	       csi2->base + CSI_REG_PPI2CSI_CONFIG_PPI_INTF);
337 	writel(1, csi2->base + CSI_REG_PPI2CSI_ENABLE);
338 	writel(1, csi2->base + CSI_REG_CSI_FE_ENABLE);
515 			void __iomem *base, unsigned int index)
521 	csi2->base = base;