Lines Matching refs:ln
11 #define MG_PHY_PORT_LN(ln, tc_port, ln0p1, ln0p2, ln1p1) \
12 _MMIO(_PORT(tc_port, ln0p1, ln0p2) + (ln) * ((ln1p1) - (ln0p1)))
18 #define MG_TX1_LINK_PARAMS(ln, tc_port) \
19 MG_PHY_PORT_LN(ln, tc_port, MG_TX_LINK_PARAMS_TX1LN0_PORT1, \
27 #define MG_TX2_LINK_PARAMS(ln, tc_port) \
28 MG_PHY_PORT_LN(ln, tc_port, MG_TX_LINK_PARAMS_TX2LN0_PORT1, \
37 #define MG_TX1_PISO_READLOAD(ln, tc_port) \
38 MG_PHY_PORT_LN(ln, tc_port, MG_TX_PISO_READLOAD_TX1LN0_PORT1, \
46 #define MG_TX2_PISO_READLOAD(ln, tc_port) \
47 MG_PHY_PORT_LN(ln, tc_port, MG_TX_PISO_READLOAD_TX2LN0_PORT1, \
56 #define MG_TX1_SWINGCTRL(ln, tc_port) \
57 MG_PHY_PORT_LN(ln, tc_port, MG_TX_SWINGCTRL_TX1LN0_PORT1, \
65 #define MG_TX2_SWINGCTRL(ln, tc_port) \
66 MG_PHY_PORT_LN(ln, tc_port, MG_TX_SWINGCTRL_TX2LN0_PORT1, \
80 #define MG_TX1_DRVCTRL(ln, tc_port) \
81 MG_PHY_PORT_LN(ln, tc_port, MG_TX_DRVCTRL_TX1LN0_TXPORT1, \
89 #define MG_TX2_DRVCTRL(ln, tc_port) \
90 MG_PHY_PORT_LN(ln, tc_port, MG_TX_DRVCTRL_TX2LN0_PORT1, \
105 #define MG_CLKHUB(ln, tc_port) \
106 MG_PHY_PORT_LN(ln, tc_port, MG_CLKHUB_LN0_PORT1, \
115 #define MG_TX1_DCC(ln, tc_port) \
116 MG_PHY_PORT_LN(ln, tc_port, MG_TX_DCC_TX1LN0_PORT1, \
123 #define MG_TX2_DCC(ln, tc_port) \
124 MG_PHY_PORT_LN(ln, tc_port, MG_TX_DCC_TX2LN0_PORT1, \
135 #define MG_DP_MODE(ln, tc_port) \
136 MG_PHY_PORT_LN(ln, tc_port, MG_DP_MODE_LN0_ACU_PORT1, \