swsmu/smu14/smu_v14_0.c

173 		pptable_id = smu->smu_table.boot_values.pp_table_id;
385 		pptable_id = smu->smu_table.boot_values.pp_table_id;
397 	if (!smu->smu_table.power_play_table)
398 		smu->smu_table.power_play_table = table;
399 	if (!smu->smu_table.power_play_table_size)
400 		smu->smu_table.power_play_table_size = size;
407 	struct smu_table_context *smu_table = &smu->smu_table;
408 	struct smu_table *tables = smu_table->tables;
411 	smu_table->driver_pptable =
413 	if (!smu_table->driver_pptable) {
418 	smu_table->max_sustainable_clocks =
420 	if (!smu_table->max_sustainable_clocks) {
426 		smu_table->overdrive_table =
428 		if (!smu_table->overdrive_table) {
433 		smu_table->boot_overdrive_table =
435 		if (!smu_table->boot_overdrive_table) {
441 	smu_table->combo_pptable =
443 	if (!smu_table->combo_pptable) {
451 	kfree(smu_table->boot_overdrive_table);
453 	kfree(smu_table->overdrive_table);
455 	kfree(smu_table->max_sustainable_clocks);
457 	kfree(smu_table->driver_pptable);
464 	struct smu_table_context *smu_table = &smu->smu_table;
467 	kfree(smu_table->gpu_metrics_table);
468 	kfree(smu_table->combo_pptable);
469 	kfree(smu_table->boot_overdrive_table);
470 	kfree(smu_table->overdrive_table);
471 	kfree(smu_table->max_sustainable_clocks);
472 	kfree(smu_table->driver_pptable);
473 	smu_table->gpu_metrics_table = NULL;
474 	smu_table->combo_pptable = NULL;
475 	smu_table->boot_overdrive_table = NULL;
476 	smu_table->overdrive_table = NULL;
477 	smu_table->max_sustainable_clocks = NULL;
478 	smu_table->driver_pptable = NULL;
479 	kfree(smu_table->hardcode_pptable);
480 	smu_table->hardcode_pptable = NULL;
482 	kfree(smu_table->ecc_table);
483 	kfree(smu_table->metrics_table);
484 	kfree(smu_table->watermarks_table);
485 	smu_table->ecc_table = NULL;
486 	smu_table->metrics_table = NULL;
487 	smu_table->watermarks_table = NULL;
488 	smu_table->metrics_time = 0;
563 		smu->smu_table.boot_values.revision = v_3_1->firmware_revision;
564 		smu->smu_table.boot_values.gfxclk = v_3_1->bootup_sclk_in10khz;
565 		smu->smu_table.boot_values.uclk = v_3_1->bootup_mclk_in10khz;
566 		smu->smu_table.boot_values.socclk = 0;
567 		smu->smu_table.boot_values.dcefclk = 0;
568 		smu->smu_table.boot_values.vddc = v_3_1->bootup_vddc_mv;
569 		smu->smu_table.boot_values.vddci = v_3_1->bootup_vddci_mv;
570 		smu->smu_table.boot_values.mvddc = v_3_1->bootup_mvddc_mv;
571 		smu->smu_table.boot_values.vdd_gfx = v_3_1->bootup_vddgfx_mv;
572 		smu->smu_table.boot_values.cooling_id = v_3_1->coolingsolution_id;
573 		smu->smu_table.boot_values.pp_table_id = 0;
577 		smu->smu_table.boot_values.revision = v_3_3->firmware_revision;
578 		smu->smu_table.boot_values.gfxclk = v_3_3->bootup_sclk_in10khz;
579 		smu->smu_table.boot_values.uclk = v_3_3->bootup_mclk_in10khz;
580 		smu->smu_table.boot_values.socclk = 0;
581 		smu->smu_table.boot_values.dcefclk = 0;
582 		smu->smu_table.boot_values.vddc = v_3_3->bootup_vddc_mv;
583 		smu->smu_table.boot_values.vddci = v_3_3->bootup_vddci_mv;
584 		smu->smu_table.boot_values.mvddc = v_3_3->bootup_mvddc_mv;
585 		smu->smu_table.boot_values.vdd_gfx = v_3_3->bootup_vddgfx_mv;
586 		smu->smu_table.boot_values.cooling_id = v_3_3->coolingsolution_id;
587 		smu->smu_table.boot_values.pp_table_id = v_3_3->pplib_pptable_id;
592 		smu->smu_table.boot_values.revision = v_3_4->firmware_revision;
593 		smu->smu_table.boot_values.gfxclk = v_3_4->bootup_sclk_in10khz;
594 		smu->smu_table.boot_values.uclk = v_3_4->bootup_mclk_in10khz;
595 		smu->smu_table.boot_values.socclk = 0;
596 		smu->smu_table.boot_values.dcefclk = 0;
597 		smu->smu_table.boot_values.vddc = v_3_4->bootup_vddc_mv;
598 		smu->smu_table.boot_values.vddci = v_3_4->bootup_vddci_mv;
599 		smu->smu_table.boot_values.mvddc = v_3_4->bootup_mvddc_mv;
600 		smu->smu_table.boot_values.vdd_gfx = v_3_4->bootup_vddgfx_mv;
601 		smu->smu_table.boot_values.cooling_id = v_3_4->coolingsolution_id;
602 		smu->smu_table.boot_values.pp_table_id = v_3_4->pplib_pptable_id;
606 	smu->smu_table.boot_values.format_revision = header->format_revision;
607 	smu->smu_table.boot_values.content_revision = header->content_revision;
617 			smu->smu_table.boot_values.socclk = smu_info_v3_6->bootup_socclk_10khz;
618 			smu->smu_table.boot_values.vclk = smu_info_v3_6->bootup_vclk_10khz;
619 			smu->smu_table.boot_values.dclk = smu_info_v3_6->bootup_dclk_10khz;
620 			smu->smu_table.boot_values.fclk = smu_info_v3_6->bootup_fclk_10khz;
626 			smu->smu_table.boot_values.socclk = smu_info_v4_0->bootup_socclk_10khz;
627 			smu->smu_table.boot_values.dcefclk = smu_info_v4_0->bootup_dcefclk_10khz;
628 			smu->smu_table.boot_values.vclk = smu_info_v4_0->bootup_vclk0_10khz;
629 			smu->smu_table.boot_values.dclk = smu_info_v4_0->bootup_dclk0_10khz;
630 			smu->smu_table.boot_values.fclk = smu_info_v4_0->bootup_fclk_10khz;
643 	struct smu_table_context *smu_table = &smu->smu_table;
644 	struct smu_table *memory_pool = &smu_table->memory_pool;
674 	struct smu_table *driver_table = &smu->smu_table.driver_table;
695 	struct smu_table *tool_table = &smu->smu_table.tables[SMU_TABLE_PMSTATUSLOG];
946 			clock_limit = smu->smu_table.boot_values.uclk;
950 			clock_limit = smu->smu_table.boot_values.gfxclk;
953 			clock_limit = smu->smu_table.boot_values.socclk;
1690 	struct smu_table_context *smu_table = &smu->smu_table;
1693 				    smu_table->clocks_table, false);