swsmu/smu12/smu_v12_0.c

184 	struct smu_table_context *smu_table = &smu->smu_table;
186 	kfree(smu_table->clocks_table);
187 	smu_table->clocks_table = NULL;
189 	kfree(smu_table->metrics_table);
190 	smu_table->metrics_table = NULL;
192 	kfree(smu_table->watermarks_table);
193 	smu_table->watermarks_table = NULL;
195 	kfree(smu_table->gpu_metrics_table);
196 	smu_table->gpu_metrics_table = NULL;
203 	struct smu_table_context *smu_table = &smu->smu_table;
205 	return smu_cmn_update_table(smu, SMU_TABLE_DPMCLOCKS, 0, smu_table->clocks_table, false);
270 	struct smu_table *driver_table = &smu->smu_table.driver_table;
341 		smu->smu_table.boot_values.revision = v_3_1->firmware_revision;
342 		smu->smu_table.boot_values.gfxclk = v_3_1->bootup_sclk_in10khz;
343 		smu->smu_table.boot_values.uclk = v_3_1->bootup_mclk_in10khz;
344 		smu->smu_table.boot_values.socclk = 0;
345 		smu->smu_table.boot_values.dcefclk = 0;
346 		smu->smu_table.boot_values.vddc = v_3_1->bootup_vddc_mv;
347 		smu->smu_table.boot_values.vddci = v_3_1->bootup_vddci_mv;
348 		smu->smu_table.boot_values.mvddc = v_3_1->bootup_mvddc_mv;
349 		smu->smu_table.boot_values.vdd_gfx = v_3_1->bootup_vddgfx_mv;
350 		smu->smu_table.boot_values.cooling_id = v_3_1->coolingsolution_id;
351 		smu->smu_table.boot_values.pp_table_id = 0;
352 		smu->smu_table.boot_values.firmware_caps = v_3_1->firmware_capability;
358 		smu->smu_table.boot_values.revision = v_3_3->firmware_revision;
359 		smu->smu_table.boot_values.gfxclk = v_3_3->bootup_sclk_in10khz;
360 		smu->smu_table.boot_values.uclk = v_3_3->bootup_mclk_in10khz;
361 		smu->smu_table.boot_values.socclk = 0;
362 		smu->smu_table.boot_values.dcefclk = 0;
363 		smu->smu_table.boot_values.vddc = v_3_3->bootup_vddc_mv;
364 		smu->smu_table.boot_values.vddci = v_3_3->bootup_vddci_mv;
365 		smu->smu_table.boot_values.mvddc = v_3_3->bootup_mvddc_mv;
366 		smu->smu_table.boot_values.vdd_gfx = v_3_3->bootup_vddgfx_mv;
367 		smu->smu_table.boot_values.cooling_id = v_3_3->coolingsolution_id;
368 		smu->smu_table.boot_values.pp_table_id = v_3_3->pplib_pptable_id;
369 		smu->smu_table.boot_values.firmware_caps = v_3_3->firmware_capability;
372 	smu->smu_table.boot_values.format_revision = header->format_revision;
373 	smu->smu_table.boot_values.content_revision = header->content_revision;
378 					 &smu->smu_table.boot_values.socclk);
383 					 &smu->smu_table.boot_values.dcefclk);
388 					 &smu->smu_table.boot_values.vclk);
393 					 &smu->smu_table.boot_values.dclk);
395 	if ((smu->smu_table.boot_values.format_revision == 3) &&
396 	    (smu->smu_table.boot_values.content_revision >= 2))
400 						 &smu->smu_table.boot_values.fclk);
405 					 &smu->smu_table.boot_values.lclk);