amd/amdgpu/atom.c

186 	struct atom_context *gctx = ctx->ctx;
195 		idx += gctx->reg_block;
196 		switch (gctx->io_mode) {
198 			val = gctx->card->reg_read(gctx->card, idx);
207 			if (!(gctx->io_mode & 0x80)) {
211 			if (!gctx->iio[gctx->io_mode & 0x7F]) {
213 					gctx->io_mode & 0x7F);
217 			    atom_iio_execute(gctx,
218 					     gctx->iio[gctx->io_mode & 0x7F],
241 			val = gctx->divmul[0];
244 			val = gctx->divmul[1];
247 			val = gctx->data_block;
250 			val = gctx->shift;
253 			val = 1 << gctx->shift;
256 			val = ~(1 << gctx->shift);
259 			val = gctx->fb_base;
262 			val = gctx->io_attr;
265 			val = gctx->reg_block;
278 			if (gctx->data_block)
279 				DEBUG("ID[0x%04X+%04X]", idx, gctx->data_block);
283 		val = U32(idx + gctx->data_block);
288 		if ((gctx->fb_base + (idx * 4)) > gctx->scratch_size_bytes) {
290 				  gctx->fb_base + (idx * 4), gctx->scratch_size_bytes);
293 			val = gctx->scratch[(gctx->fb_base / 4) + idx];
329 		val = gctx->card->pll_read(gctx->card, idx);
336 		val = gctx->card->mc_read(gctx->card, idx);
461 	struct atom_context *gctx = ctx->ctx;
472 		idx += gctx->reg_block;
473 		switch (gctx->io_mode) {
476 				gctx->card->reg_write(gctx->card, idx,
479 				gctx->card->reg_write(gctx->card, idx, val);
488 			if (!(gctx->io_mode & 0x80)) {
492 			if (!gctx->iio[gctx->io_mode & 0xFF]) {
494 					gctx->io_mode & 0x7F);
497 			atom_iio_execute(gctx, gctx->iio[gctx->io_mode & 0xFF],
517 			gctx->divmul[0] = val;
520 			gctx->divmul[1] = val;
523 			gctx->data_block = val;
526 			gctx->shift = val;
532 			gctx->fb_base = val;
535 			gctx->io_attr = val;
538 			gctx->reg_block = val;
551 		if ((gctx->fb_base + (idx * 4)) > gctx->scratch_size_bytes) {
553 				  gctx->fb_base + (idx * 4), gctx->scratch_size_bytes);
555 			gctx->scratch[(gctx->fb_base / 4) + idx] = val;
562 		gctx->card->pll_write(gctx->card, idx, val);
568 		gctx->card->mc_write(gctx->card, idx, val);