Lines Matching defs:mmio_base
61 void __iomem *mmio_base;
125 aud_pll_ctrl0 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL0);
133 aud_pll_ctrl1 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL1);
216 writel(val, priv->mmio_base + SSPA_AUD_PLL_CTRL0);
220 writel(val, priv->mmio_base + SSPA_AUD_PLL_CTRL1);
257 priv->sspa_mux.reg = priv->mmio_base + SSPA_AUD_CTRL;
267 priv->sysclk_div.reg = priv->mmio_base + SSPA_AUD_CTRL;
280 priv->sysclk_gate.reg = priv->mmio_base + SSPA_AUD_CTRL;
288 priv->sspa0_div.reg = priv->mmio_base + SSPA_AUD_CTRL;
301 priv->sspa0_gate.reg = priv->mmio_base + SSPA_AUD_CTRL;
310 priv->sspa1_mux.reg = priv->mmio_base + SSPA_AUD_CTRL;
319 priv->sspa1_div.reg = priv->mmio_base + SSPA_AUD_CTRL;
332 priv->sspa1_gate.reg = priv->mmio_base + SSPA_AUD_CTRL;
362 priv->mmio_base = devm_platform_ioremap_resource(pdev, 0);
363 if (IS_ERR(priv->mmio_base))
364 return PTR_ERR(priv->mmio_base);
400 priv->aud_ctrl = readl(priv->mmio_base + SSPA_AUD_CTRL);
401 priv->aud_pll_ctrl0 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL0);
402 priv->aud_pll_ctrl1 = readl(priv->mmio_base + SSPA_AUD_PLL_CTRL1);
413 writel(priv->aud_ctrl, priv->mmio_base + SSPA_AUD_CTRL);
414 writel(priv->aud_pll_ctrl0, priv->mmio_base + SSPA_AUD_PLL_CTRL0);
415 writel(priv->aud_pll_ctrl1, priv->mmio_base + SSPA_AUD_PLL_CTRL1);