Lines Matching refs:lbw_rng2_mask
2394 u32 lbw_rng2_mask = 0xFFE00000 & DMA_MACRO_LBW_RANGE_BASE_R_MASK;
2459 WREG32(mmDMA_MACRO_LBW_RANGE_MASK_2, lbw_rng2_mask);
2568 WREG32(mmMME1_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2597 WREG32(mmMME2_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2626 WREG32(mmMME3_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2655 WREG32(mmMME4_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2684 WREG32(mmMME5_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2713 WREG32(mmMME6_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2761 WREG32(mmTPC0_NRTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2809 WREG32(mmTPC1_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2857 WREG32(mmTPC2_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2905 WREG32(mmTPC3_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
2953 WREG32(mmTPC4_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
3001 WREG32(mmTPC5_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
3049 WREG32(mmTPC6_RTR_LBW_RANGE_MASK_2, lbw_rng2_mask);
3097 WREG32(mmTPC7_NRTR_LBW_RANGE_MASK_2, lbw_rng2_mask);