Lines Matching refs:u32
30 extern u32 xive_tima_offset;
45 u32 esb_shift;
47 u32 hw_irq;
76 u32 msk;
77 u32 idx;
78 u32 toggle;
80 u32 esc_irq;
84 u32 guest_qshift;
104 int xmon_xive_get_irq_config(u32 hw_irq, struct irq_data *d);
108 u32 xive_native_default_eq_shift(void);
109 u32 xive_native_alloc_vp_block(u32 max_vcpus);
110 void xive_native_free_vp_block(u32 vp_base);
111 int xive_native_populate_irq_data(u32 hw_irq,
115 void xive_native_free_irq(u32 irq);
116 int xive_native_configure_irq(u32 hw_irq, u32 target, u8 prio, u32 sw_irq);
118 int xive_native_configure_queue(u32 vp_id, struct xive_q *q, u8 prio,
119 __be32 *qpage, u32 order, bool can_escalate);
120 void xive_native_disable_queue(u32 vp_id, struct xive_q *q, u8 prio);
122 void xive_native_sync_source(u32 hw_irq);
123 void xive_native_sync_queue(u32 hw_irq);
125 int xive_native_enable_vp(u32 vp_id, bool single_escalation);
126 int xive_native_disable_vp(u32 vp_id);
127 int xive_native_get_vp_info(u32 vp_id, u32 *out_cam_id, u32 *out_chip_id);
131 int xive_native_get_queue_info(u32 vp_id, uint32_t prio,
135 u32 *out_escalate_irq,
138 int xive_native_get_queue_state(u32 vp_id, uint32_t prio, u32 *qtoggle,
139 u32 *qindex);
140 int xive_native_set_queue_state(u32 vp_id, uint32_t prio, u32 qtoggle,
141 u32 qindex);
142 int xive_native_get_vp_state(u32 vp_id, u64 *out_state);
144 extern u32 xive_native_alloc_irq_on_chip(u32 chip_id);
146 static inline u32 xive_native_alloc_irq(void)
164 static inline u32 xive_native_alloc_vp_block(u32 max_vcpus) { return XIVE_INVALID_VP; }
165 static inline void xive_native_free_vp_block(u32 vp_base) { }