include/asm/spu_csa.h

98 	u64 spc_mssync_RW;
101 	u64 mfc_ea_W;
123 	u64 mfc_sr1_RW;
124 	u64 mfc_lpid_RW;
125 	u64 spu_idr_RW;
126 	u64 mfc_vr_RO;
127 	u64 spu_vr_RO;
128 	u64 int_mask_class0_RW;
129 	u64 int_mask_class1_RW;
130 	u64 int_mask_class2_RW;
131 	u64 int_stat_class0_RW;
132 	u64 int_stat_class1_RW;
133 	u64 int_stat_class2_RW;
134 	u64 int_route_RW;
135 	u64 mfc_atomic_flush_RW;
136 	u64 resource_allocation_groupID_RW;
137 	u64 resource_allocation_enable_RW;
138 	u64 mfc_fir_R;
139 	u64 mfc_fir_status_or_W;
140 	u64 mfc_fir_status_and_W;
141 	u64 mfc_fir_mask_R;
142 	u64 mfc_fir_mask_or_W;
143 	u64 mfc_fir_mask_and_W;
144 	u64 mfc_fir_chkstp_enable_RW;
145 	u64 smf_sbi_signal_sel;
146 	u64 smf_ato_signal_sel;
147 	u64 tlb_index_hint_RO;
148 	u64 tlb_index_W;
149 	u64 tlb_vpn_RW;
150 	u64 tlb_rpn_RW;
151 	u64 tlb_invalidate_entry_W;
152 	u64 tlb_invalidate_all_W;
153 	u64 smm_hid;
154 	u64 mfc_accr_RW;
155 	u64 mfc_dsisr_RW;
156 	u64 mfc_dar_RW;
157 	u64 rmt_index_RW;
158 	u64 rmt_data1_RW;
159 	u64 mfc_dsir_R;
160 	u64 mfc_lsacr_RW;
161 	u64 mfc_lscrr_R;
162 	u64 mfc_tclass_id_RW;
163 	u64 mfc_rm_boundary;
164 	u64 smf_dma_signal_sel;
165 	u64 smm_signal_sel;
166 	u64 mfc_cer_R;
167 	u64 pu_ecc_cntl_RW;
168 	u64 pu_ecc_stat_RW;
169 	u64 spu_ecc_addr_RW;
170 	u64 spu_err_mask_RW;
171 	u64 spu_trig0_sel;
172 	u64 spu_trig1_sel;
173 	u64 spu_trig2_sel;
174 	u64 spu_trig3_sel;
175 	u64 spu_trace_sel;
176 	u64 spu_event0_sel;
177 	u64 spu_event1_sel;
178 	u64 spu_event2_sel;
179 	u64 spu_event3_sel;
180 	u64 spu_trace_cntl;
187 	u64 slb_index_W;
188 	u64 slb_esid_RW;
189 	u64 slb_vsid_RW;
190 	u64 slb_invalidate_entry_W;
191 	u64 slb_invalidate_all_W;
194 	u64 mfc_control_RW;
195 	u64 puint_mb_R;
196 	u64 spu_privcntl_RW;
197 	u64 spu_lslr_RW;
198 	u64 spu_chnlcntptr_RW;
199 	u64 spu_chnlcnt_RW;
200 	u64 spu_chnldata_RW;
201 	u64 spu_cfg_RW;
202 	u64 spu_tag_status_query_RW;
203 	u64 spu_cmd_buf1_RW;
204 	u64 spu_cmd_buf2_RW;
205 	u64 spu_atomic_status_RW;
234 	u64 spu_chnlcnt_RW[32];
235 	u64 spu_chnldata_RW[32];
238 	u64 class_0_dar, class_0_pending;
239 	u64 class_1_dar, class_1_dsisr;