Lines Matching refs:clkctrl_offs
25 * Common alwon .clkctrl_offs from dm814x TRM "Table 2-278. CM_ALWON REGISTERS"
94 * The default .clkctrl_offs field is offset from CM_DEFAULT, that's
169 .clkctrl_offs = DM814X_CM_ALWON_MPU_CLKCTRL,
196 .clkctrl_offs = DM816X_CM_ALWON_MPU_CLKCTRL,
238 .clkctrl_offs = DM81XX_CM_ALWON_RTC_CLKCTRL,
275 .clkctrl_offs = DM81XX_CM_ALWON_UART_0_CLKCTRL,
296 .clkctrl_offs = DM81XX_CM_ALWON_UART_1_CLKCTRL,
317 .clkctrl_offs = DM81XX_CM_ALWON_UART_2_CLKCTRL,
355 .clkctrl_offs = DM81XX_CM_ALWON_WDTIMER_CLKCTRL,
392 .clkctrl_offs = DM81XX_CM_ALWON_I2C_0_CLKCTRL,
412 .clkctrl_offs = DM81XX_CM_ALWON_I2C_1_CLKCTRL,
484 .clkctrl_offs = DM81XX_CM_ALWON_GPIO_0_CLKCTRL,
510 .clkctrl_offs = DM81XX_CM_ALWON_GPIO_1_CLKCTRL,
536 .clkctrl_offs = DM81XX_CM_ALWON_GPIO_1_CLKCTRL,
562 .clkctrl_offs = DM81XX_CM_ALWON_GPIO_1_CLKCTRL,
601 .clkctrl_offs = DM81XX_CM_ALWON_GPMC_CLKCTRL,
635 .clkctrl_offs = DM81XX_CM_DEFAULT_USB_CLKCTRL,
655 .clkctrl_offs = DM81XX_CM_DEFAULT_USB_CLKCTRL,
690 .clkctrl_offs = DM816X_CM_ALWON_TIMER_3_CLKCTRL,
710 .clkctrl_offs = DM816X_CM_ALWON_TIMER_4_CLKCTRL,
730 .clkctrl_offs = DM816X_CM_ALWON_TIMER_5_CLKCTRL,
750 .clkctrl_offs = DM816X_CM_ALWON_TIMER_6_CLKCTRL,
770 .clkctrl_offs = DM816X_CM_ALWON_TIMER_7_CLKCTRL,
832 .clkctrl_offs = DM81XX_CM_ALWON_ETHERNET_0_CLKCTRL,
851 .clkctrl_offs = DM816X_CM_ALWON_ETHERNET_1_CLKCTRL,
884 .clkctrl_offs = DM81XX_CM_DEFAULT_SATA_CLKCTRL,
929 .clkctrl_offs = DM814X_CM_ALWON_MMCHS_0_CLKCTRL,
953 .clkctrl_offs = DM814X_CM_ALWON_MMCHS_1_CLKCTRL,
977 .clkctrl_offs = DM814X_CM_ALWON_MMCHS_2_CLKCTRL,
1000 .clkctrl_offs = DM816X_CM_ALWON_SDIO_CLKCTRL,
1038 .clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1051 .clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1064 .clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1077 .clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1134 .clkctrl_offs = DM81XX_CM_ALWON_MAILBOX_CLKCTRL,
1169 .clkctrl_offs = DM81XX_CM_ALWON_SPINBOX_CLKCTRL,
1186 * Also note that some devices share a single clkctrl_offs..