Lines Matching refs:iowrite32
67 iowrite32(~(1 << MB_TO_GPIO_IRQ), (void __iomem *) GPIO_INTMASK);
68 iowrite32(0, (void __iomem *) GPIO_INTTYPE_LEVEL);
69 iowrite32(~0, (void __iomem *) GPIO_INT_POLARITY);
70 iowrite32(1 << MB_TO_GPIO_IRQ, (void __iomem *) GPIO_INTEN);
239 iowrite32(slave_select, base + 0x0); /* SLV0 */
240 iowrite32(slave_offset, base + 0x8); /* OFFSET0 */
248 iowrite32(slave_select, base + 0x4); /* SLV1 */
249 iowrite32(slave_offset, base + 0xC); /* OFFSET1 */
258 iowrite32(1, (void __iomem *) CREG_CPU_ADDR_770_UPD);
263 iowrite32(1, (void __iomem *) CREG_CPU_ADDR_TUNN_UPD);
270 iowrite32(0x3ff, (void __iomem *) AXS_MB_CREG + 0x100); /* Update */
273 iowrite32(0x01, (void __iomem *) CREG_CPU_GPIO_UART_MUX);
276 iowrite32(0x01, (void __iomem *) CREG_MB_IRQ_MUX);
279 iowrite32(0x18, (void __iomem *) CREG_MB_SW_RESET);
282 iowrite32(0x52, (void __iomem *) CREG_CPU_ARC770_IRQ_MUX);
334 iowrite32(0x01, (void __iomem *) CREG_CPU_GPIO_UART_MUX);
336 iowrite32((0x00100000U | 0x000C0000U | 0x00003322U),
340 iowrite32(12, (void __iomem *) (CREG_CPU_AXI_M0_IRQ_MUX
344 iowrite32(0x01, (void __iomem *) CREG_MB_IRQ_MUX);