alpha/kernel/core_cia.c

46 #define vip	volatile int  *
116 	stat0 = *(vip)CIA_IOC_CIA_ERR;
117 	*(vip)CIA_IOC_CIA_ERR = stat0;
119 	*(vip)CIA_IOC_CIA_ERR; /* re-read to force write */
123 		cia_cfg = *(vip)CIA_IOC_CFG;
124 		*(vip)CIA_IOC_CFG = (cia_cfg & ~3) | 1;
126 		*(vip)CIA_IOC_CFG;
136 	value = *(vip)addr;
149 		*(vip)CIA_IOC_CFG = cia_cfg;
151 		*(vip)CIA_IOC_CFG;
170 	stat0 = *(vip)CIA_IOC_CIA_ERR;
171 	*(vip)CIA_IOC_CIA_ERR = stat0;
173 	*(vip)CIA_IOC_CIA_ERR; /* re-read to force write */
177 		cia_cfg = *(vip)CIA_IOC_CFG;
178 		*(vip)CIA_IOC_CFG = (cia_cfg & ~3) | 1;
180 		*(vip)CIA_IOC_CFG;
190 	*(vip)addr = value;
192 	*(vip)addr; /* read back to force the write */
199 		*(vip)CIA_IOC_CFG = cia_cfg;
201 		*(vip)CIA_IOC_CFG;
261 	*(vip)CIA_IOC_PCI_TBIA = 3;	/* Flush all locked and unlocked.  */
263 	*(vip)CIA_IOC_PCI_TBIA;
293 	ctrl = *(vip)CIA_IOC_CIA_CTRL;
294 	*(vip)CIA_IOC_CIA_CTRL = ctrl | CIA_CTRL_PCI_LOOP_EN;
296 	*(vip)CIA_IOC_CIA_CTRL;
322 	*(vip)CIA_IOC_CIA_CTRL = ctrl;
324 	*(vip)CIA_IOC_CIA_CTRL;
344 	*(vip)CIA_IOC_PCI_Wn_BASE(window) = CIA_BROKEN_TBIA_BASE | 3;
345 	*(vip)CIA_IOC_PCI_Wn_MASK(window)
347 	*(vip)CIA_IOC_PCI_Tn_BASE(window) = virt_to_phys(ppte) >> 2;
368 	ctrl = *(vip)CIA_IOC_CIA_CTRL;
369 	*(vip)CIA_IOC_CIA_CTRL = ctrl | CIA_CTRL_PCI_LOOP_EN;
371 	*(vip)CIA_IOC_CIA_CTRL;
380 	*(vip)CIA_IOC_TB_TAGn(0) = tag0;
381 	*(vip)CIA_IOC_TB_TAGn(1) = 0;
382 	*(vip)CIA_IOC_TB_TAGn(2) = 0;
383 	*(vip)CIA_IOC_TB_TAGn(3) = 0;
384 	*(vip)CIA_IOC_TB_TAGn(4) = 0;
385 	*(vip)CIA_IOC_TB_TAGn(5) = 0;
386 	*(vip)CIA_IOC_TB_TAGn(6) = 0;
387 	*(vip)CIA_IOC_TB_TAGn(7) = 0;
388 	*(vip)CIA_IOC_TBn_PAGEm(0,0) = pte0;
389 	*(vip)CIA_IOC_TBn_PAGEm(0,1) = 0;
390 	*(vip)CIA_IOC_TBn_PAGEm(0,2) = 0;
391 	*(vip)CIA_IOC_TBn_PAGEm(0,3) = 0;
405 	temp = *(vip)CIA_IOC_TB_TAGn(0);
411 	temp = *(vip)CIA_IOC_TB_TAGn(1);
417 	temp = *(vip)CIA_IOC_TBn_PAGEm(0,0);
451 		temp = *(vip)CIA_IOC_TB_TAGn(0);
533 		*(vip)CIA_IOC_TB_TAGn(0) = 2;
534 		*(vip)CIA_IOC_TB_TAGn(1) = 2;
535 		*(vip)CIA_IOC_TB_TAGn(2) = 2;
536 		*(vip)CIA_IOC_TB_TAGn(3) = 2;
548 	*(vip)CIA_IOC_CIA_CTRL = ctrl;
550 	*(vip)CIA_IOC_CIA_CTRL;
556 	*(vip)CIA_IOC_PCI_W0_BASE = 0;
557 	*(vip)CIA_IOC_PCI_W1_BASE = 0;
587 	saved_config.err_mask       = *(vip)CIA_IOC_ERR_MASK;
588 	saved_config.cia_ctrl       = *(vip)CIA_IOC_CIA_CTRL;
589 	saved_config.hae_mem        = *(vip)CIA_IOC_HAE_MEM;
590 	saved_config.hae_io         = *(vip)CIA_IOC_HAE_IO;
591 	saved_config.pci_dac_offset = *(vip)CIA_IOC_PCI_W_DAC;
594 	    saved_config.cia_cnfg   = *(vip)CIA_IOC_CIA_CNFG;
600 	    saved_config.window[i].w_base = *(vip)CIA_IOC_PCI_Wn_BASE(i);
601 	    saved_config.window[i].w_mask = *(vip)CIA_IOC_PCI_Wn_MASK(i);
602 	    saved_config.window[i].t_base = *(vip)CIA_IOC_PCI_Tn_BASE(i);
613 	    *(vip)CIA_IOC_PCI_Wn_BASE(i) = saved_config.window[i].w_base;
614 	    *(vip)CIA_IOC_PCI_Wn_MASK(i) = saved_config.window[i].w_mask;
615 	    *(vip)CIA_IOC_PCI_Tn_BASE(i) = saved_config.window[i].t_base;
618 	*(vip)CIA_IOC_HAE_MEM   = saved_config.hae_mem;
619 	*(vip)CIA_IOC_HAE_IO    = saved_config.hae_io;
620 	*(vip)CIA_IOC_PCI_W_DAC = saved_config.pci_dac_offset;
621 	*(vip)CIA_IOC_ERR_MASK  = saved_config.err_mask;
622 	*(vip)CIA_IOC_CIA_CTRL  = saved_config.cia_ctrl;
625 	    *(vip)CIA_IOC_CIA_CNFG  = saved_config.cia_cnfg;
642 	cia_rev = *(vip)CIA_IOC_CIA_REV & CIA_REV_MASK;
650 	temp = *(vip)CIA_IOC_ERR_MASK;
653 	*(vip)CIA_IOC_ERR_MASK = temp;
656 	temp = *(vip)CIA_IOC_CIA_ERR;
657 	*(vip)CIA_IOC_CIA_ERR = temp;
660 	temp = *(vip)CIA_IOC_CIA_CTRL;
662 	*(vip)CIA_IOC_CIA_CTRL = temp;
667 	*(vip)CIA_IOC_CFG = 0;
670 	*(vip)CIA_IOC_HAE_MEM = 0;
671 	*(vip)CIA_IOC_HAE_IO = 0;
677 		temp = *(vip)CIA_IOC_CIA_CNFG;
679 		*(vip)CIA_IOC_CIA_CNFG = temp;
684 	*(vip)CIA_IOC_CIA_REV;
738 	*(vip)CIA_IOC_PCI_W0_BASE = hose->sg_isa->dma_base | 3;
739 	*(vip)CIA_IOC_PCI_W0_MASK = (hose->sg_isa->size - 1) & 0xfff00000;
740 	*(vip)CIA_IOC_PCI_T0_BASE = virt_to_phys(hose->sg_isa->ptes) >> 2;
742 	*(vip)CIA_IOC_PCI_W2_BASE = __direct_map_base | 1;
743 	*(vip)CIA_IOC_PCI_W2_MASK = (__direct_map_size - 1) & 0xfff00000;
744 	*(vip)CIA_IOC_PCI_T2_BASE = 0 >> 2;
762 		*(vip)CIA_IOC_PCI_W3_BASE = 0;
764 		*(vip)CIA_IOC_PCI_W1_BASE = 0;
767 		*(vip)CIA_IOC_PCI_W3_BASE = 0;
769 		*(vip)CIA_IOC_PCI_W3_BASE = 0x00000000 | 1 | 8;
770 		*(vip)CIA_IOC_PCI_W3_MASK = 0xfff00000;
771 		*(vip)CIA_IOC_PCI_T3_BASE = 0 >> 2;
774 		*(vip)CIA_IOC_PCI_W_DAC = alpha_mv.pci_dac_offset >> 32;
832 	jd = *(vip)CIA_IOC_CIA_ERR;
833 	*(vip)CIA_IOC_CIA_ERR = jd;
835 	*(vip)CIA_IOC_CIA_ERR;		/* re-read to force write.  */
875 			tmp = *(vip)CIA_IOC_PCI_W_DAC & 0xFFUL;