dev/igc/igc_regs.h

42 #define IGC_EITR(_n)		(0x01680 + (0x4 * (_n)))
93 #define IGC_INVM_DATA_REG(_n)	(0x12120 + 4*(_n))
100  * Note: "_n" is the queue number of the register to be written to.
105 #define IGC_RDBAL(_n)	((_n) < 4 ? (0x02800 + ((_n) * 0x100)) : \
106 			 (0x0C000 + ((_n) * 0x40)))
107 #define IGC_RDBAH(_n)	((_n) < 4 ? (0x02804 + ((_n) * 0x100)) : \
108 			 (0x0C004 + ((_n) * 0x40)))
109 #define IGC_RDLEN(_n)	((_n) < 4 ? (0x02808 + ((_n) * 0x100)) : \
110 			 (0x0C008 + ((_n) * 0x40)))
111 #define IGC_SRRCTL(_n)	((_n) < 4 ? (0x0280C + ((_n) * 0x100)) : \
112 				 (0x0C00C + ((_n) * 0x40)))
113 #define IGC_RDH(_n)	((_n) < 4 ? (0x02810 + ((_n) * 0x100)) : \
114 			 (0x0C010 + ((_n) * 0x40)))
115 #define IGC_RDT(_n)	((_n) < 4 ? (0x02818 + ((_n) * 0x100)) : \
116 			 (0x0C018 + ((_n) * 0x40)))
117 #define IGC_RXDCTL(_n)	((_n) < 4 ? (0x02828 + ((_n) * 0x100)) : \
118 				 (0x0C028 + ((_n) * 0x40)))
119 #define IGC_RQDPC(_n)	((_n) < 4 ? (0x02830 + ((_n) * 0x100)) : \
120 			 (0x0C030 + ((_n) * 0x40)))
121 #define IGC_TDBAL(_n)	((_n) < 4 ? (0x03800 + ((_n) * 0x100)) : \
122 			 (0x0E000 + ((_n) * 0x40)))
123 #define IGC_TDBAH(_n)	((_n) < 4 ? (0x03804 + ((_n) * 0x100)) : \
124 			 (0x0E004 + ((_n) * 0x40)))
125 #define IGC_TDLEN(_n)	((_n) < 4 ? (0x03808 + ((_n) * 0x100)) : \
126 			 (0x0E008 + ((_n) * 0x40)))
127 #define IGC_TDH(_n)	((_n) < 4 ? (0x03810 + ((_n) * 0x100)) : \
128 			 (0x0E010 + ((_n) * 0x40)))
129 #define IGC_TDT(_n)	((_n) < 4 ? (0x03818 + ((_n) * 0x100)) : \
130 			 (0x0E018 + ((_n) * 0x40)))
131 #define IGC_TXDCTL(_n)	((_n) < 4 ? (0x03828 + ((_n) * 0x100)) : \
132 				 (0x0E028 + ((_n) * 0x40)))
133 #define IGC_TARC(_n)		(0x03840 + ((_n) * 0x100))
262 #define IGC_FHFT(_n)	(0x09000 + ((_n) * 0x100))
264 #define IGC_FHFT_EXT(_n)	(0x09A00 + ((_n) * 0x100))
270 #define IGC_MDEF(_n)		(0x05890 + (4 * (_n)))
316 #define IGC_SAQF(_n)	(0x05980 + (4 * (_n))) /* Source Address Queue Fltr */
317 #define IGC_DAQF(_n)	(0x059A0 + (4 * (_n))) /* Dest Address Queue Fltr */
318 #define IGC_SPQF(_n)	(0x059C0 + (4 * (_n))) /* Source Port Queue Fltr */
319 #define IGC_FTQF(_n)	(0x059E0 + (4 * (_n))) /* 5-tuple Queue Fltr */
320 #define IGC_TTQF(_n)	(0x059E0 + (4 * (_n))) /* 2-tuple Queue Fltr */
321 #define IGC_SYNQF(_n)	(0x055FC + (4 * (_n))) /* SYN Packet Queue Fltr */
322 #define IGC_ETQF(_n)	(0x05CB0 + (4 * (_n))) /* EType Queue Fltr */
338 #define IGC_RTTDTCRC(_n)	(0x3610 + ((_n) * 4))
340 #define IGC_RTTPTCRC(_n)	(0x3480 + ((_n) * 4))
342 #define IGC_RTRPTCRC(_n)	(0x2480 + ((_n) * 4))
344 #define IGC_RTTDTCRS(_n)	(0x3630 + ((_n) * 4))
346 #define IGC_RTTDTCRM(_n)	(0x3650 + ((_n) * 4))
348 #define IGC_RTTPTCRS(_n)	(0x34A0 + ((_n) * 4))
350 #define IGC_RTTPTCRM(_n)	(0x34C0 + ((_n) * 4))
352 #define IGC_RTRPTCRS(_n)	(0x24A0 + ((_n) * 4))
354 #define IGC_RTRPTCRM(_n)	(0x24C0 + ((_n) * 4))
356 #define IGC_RTTDVMRM(_n)	(0x3670 + ((_n) * 4))
358 #define IGC_RTTBCNRM(_n)	(0x3690 + ((_n) * 4))