Lines Matching refs:RADEON_VIPH_TIMEOUT_STAT

43 	OUTREGP( regs, RADEON_VIPH_TIMEOUT_STAT, 0, 
57 	OUTREGP( regs, RADEON_VIPH_TIMEOUT_STAT, RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS, 
72 	OUTREGP( regs, RADEON_VIPH_TIMEOUT_STAT, RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS, 
126 	OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, 
127 		INREG( regs, RADEON_VIPH_TIMEOUT_STAT) & 
143 	tmp = INREG( regs, RADEON_VIPH_TIMEOUT_STAT);
144 	OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (tmp & 0xffffff00) | RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS);
165 	OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, 
166 		(INREG( regs, RADEON_VIPH_TIMEOUT_STAT) & 0xffffff00) | RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS);
311 	    OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (INREG( regs, RADEON_VIPH_TIMEOUT_STAT) & 0xFFFFFF00) | 
324 	    OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (INREG( regs, RADEON_VIPH_TIMEOUT_STAT) & 0xFFFFFF00) | 
354 	timeout = INREG( regs, RADEON_VIPH_TIMEOUT_STAT );
357 		OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, 
369 	timeout = INREG( regs, RADEON_VIPH_TIMEOUT_STAT);
372 		OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (timeout & 0xfffffff0) | channel);