binutils/opcodes/m32r-desc.c

261 const CGEN_IFLD m32r_cgen_ifld_table[] =
315     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_NIL] } },
319     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_R2] } },
323     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_R1] } },
327     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_R1] } },
331     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_R2] } },
335     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_R2] } },
339     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_R1] } },
343     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_SIMM8] } },
347     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_SIMM16] } },
351     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_UIMM3] } },
355     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_UIMM4] } },
359     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_UIMM5] } },
363     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_UIMM8] } },
367     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_UIMM16] } },
371     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_IMM1] } },
375     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_ACCD] } },
379     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_ACCS] } },
383     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_ACC] } },
391     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_HI16] } },
395     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_SIMM16] } },
399     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_UIMM16] } },
403     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_UIMM24] } },
407     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_DISP8] } },
411     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_DISP16] } },
415     { 0, { (const PTR) &m32r_cgen_ifld_table[M32R_F_DISP24] } },
1249   cd->ifld_table = & m32r_cgen_ifld_table[0];