Lines Matching defs:dst
1174 REG_T dst, REG_T src0, REG_T src1, int w0)
1194 dst->regno &= 0x06;
1197 ASSIGN_R (dst);
1207 REG_T dst, REG_T src0, REG_T src1, int w0)
1225 dst->regno &= 0x06;
1228 ASSIGN_R (dst);
1545 bfin_gen_logi2op (int opc, int src, int dst)
1551 ASSIGN (dst);
1584 bfin_gen_alu2op (REG_T dst, REG_T src, int opc)
1588 ASSIGN_R (dst);
1596 bfin_gen_compi2opd (REG_T dst, int src, int opc)
1600 ASSIGN_R (dst);
1608 bfin_gen_compi2opp (REG_T dst, int src, int opc)
1612 ASSIGN_R (dst);
1644 bfin_gen_ptr2op (REG_T dst, REG_T src, int opc)
1648 ASSIGN_R (dst);
1656 bfin_gen_comp3op (REG_T src0, REG_T src1, REG_T dst, int opc)
1662 ASSIGN_R (dst);
1683 bfin_gen_ccmv (REG_T src, REG_T dst, int T)
1689 ASSIGN_R (dst);
1692 d = (GROUP (dst));
1712 bfin_gen_regmv (REG_T src, REG_T dst)
1718 ASSIGN_R (dst);
1722 gd = (GROUP (dst));
2262 |.h01|.h11|.w0|.op0...|.h00|.h10|.dst.......|.src0......|.src1..|
2270 int dst = ((iw1 >> DSP32Mac_dst_bits) & DSP32Mac_dst_mask);
2290 return DREG_MASK (dst + 1);
2292 return DREGH_MASK (dst);
2301 return DREG_MASK (dst);
2303 return DREGL_MASK (dst);
2316 |.h01|.h11|.w0|.op0...|.h00|.h10|.dst.......|.src0......|.src1..|
2322 int dst = ((iw1 >> DSP32Mac_dst_bits) & DSP32Mac_dst_mask);
2334 return DREG_MASK (dst | 1);
2336 return DREGH_MASK (dst);
2342 return DREG_MASK (dst);
2344 return DREGL_MASK (dst);