Lines Matching defs:preind

470     unsigned preind	: 1;  /* Preindexed address.  */
5431 align .imm = align << 8, .immisalign=1, .preind=0 */
5449 inst.operands[i].preind = 0;
5458 Preindexed addressing (.preind=1):
5474 Unindexed addressing (.preind=0, .postind=0):
5502 inst.operands[i].preind = 1;
5528 inst.operands[i].preind = 1;
5664 if (inst.operands[i].preind)
5677 if (inst.operands[i].preind)
5727 /* If at this point neither .preind nor .postind is set, we have a
5729 if (inst.operands[i].preind == 0 && inst.operands[i].postind == 0)
5731 inst.operands[i].preind = 1;
7512 if (inst.operands[i].preind)
8131 inst.operands[1].preind = 1;
8166 gas_assert (!(inst.operands[i].preind && inst.operands[i].postind));
8168 if (!inst.operands[i].preind && !inst.operands[i].postind) /* unindexed */
8181 if (inst.operands[i].preind)
8910 constraint (!inst.operands[1].isreg || !inst.operands[1].preind
8983 if (inst.operands[1].preind)
8989 inst.operands[1].preind = 0;
9015 if (inst.operands[1].preind)
9021 inst.operands[1].preind = 0;
9328 constraint (!inst.operands[0].preind,
9343 constraint (!inst.operands[0].preind,
9567 constraint (!inst.operands[2].isreg || !inst.operands[2].preind
9591 constraint (!inst.operands[2].isreg || !inst.operands[2].preind
9986 inst.operands[2].preind = 0;
10096 if (inst.operands[1].preind)
10349 else if (inst.operands[i].preind)
11551 constraint (!inst.operands[1].isreg || !inst.operands[1].preind
11589 && !inst.operands[0].preind
11709 constraint (!inst.operands[1].preind
13027 constraint (!inst.operands[2].isreg || !inst.operands[2].preind