Lines Matching refs:AIU_REG_MASK
148 #define AIU_REG_MASK(bits) ((uint32_t)((1u << (bits)) - 1))
156 #define AIU_958_MISC_16BIT_ALIGN_MASK AIU_REG_MASK(2)
159 #define AIU_958_MISC_32BIT_SHIFT_MASK AIU_REG_MASK(3)
164 #define AIU_958_MISC_PCM_SAMP_CTRL_MASK AIU_REG_MASK(2)
184 #define AIU_958_DCU_FF_CTRL_IRQ_MODE_MASK AIU_REG_MASK(2u)
190 #define AIU_958_DCU_FF_CTRL_FIFO_CNT_MASK AIU_REG_MASK(8u)
195 #define AIU_958_CTRL_SWAP_CHAN_MASK AIU_REG_MASK(2u)
199 #define AIU_958_CTRL_MUTE_CONSTANT_MASK AIU_REG_MASK(3u)
201 #define AIU_958_CTRL_FUB_MASK AIU_REG_MASK(2u)
237 #define AIU_CLK_CTRL_I2S_DIV_MASK AIU_REG_MASK(2u)
239 #define AIU_CLK_CTRL_958_DIV_MASK AIU_REG_MASK(2u)
243 #define AIU_CLK_CTRL_ALR_SKEW_MASK AIU_REG_MASK(2u)
249 #define AIU_CLK_CTRL_PA_ADDR_SEL_MASK AIU_REG_MASK(2u)
272 #define AIU_MEM_IEC958_MASKS_CHAN_RD_MASK AIU_REG_MASK(8)
274 #define AIU_MEM_IEC958_MASKS_CHAN_MEM_MASK AIU_REG_MASK(8)
281 #define AIU_958_MCTRL_ENDIAN_MASK AIU_REG_MASK(3)
291 #define AIU_958_MCTRL_RD_DATA_BASE_BEGIN_MASK AIU_REG_MASK(4)
297 #define AIU_958_BCTRL_LEVEL_HOLD_MASK AIU_REG_MASK(16)
299 #define AIU_958_BCTRL_A_ID_MASK AIU_REG_MASK(6)
301 #define AIU_958_BCTRL_A_BRST_NUM_MASK AIU_REG_MASK(6)