Lines Matching refs:TOP_OFFSET_MASK
54 #define TOP_OFFSET_MASK (0x0UL << 24)
55 #define TOP_SEC_OFFSET_MASK ((TOP_OFFSET_MASK) | (SEC_OFFSET))
90 #define HDMITX_TOP_SW_RESET (TOP_OFFSET_MASK + 0x000)
91 #define HDMITX_TOP_CLK_CNTL (TOP_OFFSET_MASK + 0x001)
92 #define HDMITX_TOP_HPD_FILTER (TOP_OFFSET_MASK + 0x002)
93 #define HDMITX_TOP_INTR_MASKN (TOP_OFFSET_MASK + 0x003)
94 #define HDMITX_TOP_INTR_STAT (TOP_OFFSET_MASK + 0x004)
95 #define HDMITX_TOP_INTR_STAT_CLR (TOP_OFFSET_MASK + 0x005)
96 #define HDMITX_TOP_BIST_CNTL (TOP_OFFSET_MASK + 0x006)
97 #define HDMITX_TOP_SHIFT_PTTN_012 (TOP_OFFSET_MASK + 0x007)
98 #define HDMITX_TOP_SHIFT_PTTN_345 (TOP_OFFSET_MASK + 0x008)
99 #define HDMITX_TOP_SHIFT_PTTN_67 (TOP_OFFSET_MASK + 0x009)
100 #define HDMITX_TOP_TMDS_CLK_PTTN_01 (TOP_OFFSET_MASK + 0x00A)
101 #define HDMITX_TOP_TMDS_CLK_PTTN_23 (TOP_OFFSET_MASK + 0x00B)
102 #define HDMITX_TOP_TMDS_CLK_PTTN_CNTL (TOP_OFFSET_MASK + 0x00C)
103 #define HDMITX_TOP_REVOCMEM_STAT (TOP_OFFSET_MASK + 0x00D)
104 #define HDMITX_TOP_STAT0 (TOP_OFFSET_MASK + 0x00E)
118 #define HDMITX_TOP_INFILTER (TOP_OFFSET_MASK + 0x01D)
119 #define HDMITX_TOP_NSEC_SCRATCH (TOP_OFFSET_MASK + 0x01E)
121 #define HDMITX_TOP_DONT_TOUCH0 (TOP_OFFSET_MASK + 0x0FE)
122 #define HDMITX_TOP_DONT_TOUCH1 (TOP_OFFSET_MASK + 0x0FF)